ddr2读数据开始为0，如何解决？

傲拓天疆 · 发表于 2018-7-24 14:47:51

上图为写时序

读时序

下图为读时序
读出前面一段为0，是何原因？如何解决？

y23angchen · 发表于 2018-7-24 17:08:11

看起来像是BDAC 这4笔64bit 数据都没写进去，是不是WL没设对啊，还是别的什么参数违反了？看看仿真的log有没有model报timing 违反

傲拓天疆 · 发表于 2018-7-24 17:43:37

回复 2# y23angchen

写部分的log写进去了，就是读出为0

读部分log

t28user · 发表于 2018-7-24 17:50:29

看起來你的寫入資料是32位元，COL位址線要是4的倍數才行。

傲拓天疆 · 发表于 2018-7-24 18:32:20

回复 4# t28user

确认了是4的倍数

傲拓天疆 · 发表于 2018-7-25 17:34:11

是不是哪个时序参数没有设对？哪位大神指点一下？

tangchaodefeng · 发表于 2018-7-28 22:34:21

检查一下AXI端你的接口时序，我看到写入时的DQS信号是9拍，上下沿是18个；
读出的时候DQS是8拍，上下沿共计16个。
感觉像是写入时序不正确，貌似突发长度不对。

傲拓天疆 · 发表于 2018-7-30 08:45:24

回复 7# tangchaodefeng

写时序多的那两个DQS，DM信号为高，对写入无影响

y23angchen · 发表于 2018-7-31 13:47:04

回复 8# 傲拓天疆

那么问题来了， DDR2 的burst length 好像只能为4 或者8 ，发一次写 cas，只能发8个dqs上沿， 8个dqs下沿的，不能发9个，

这个应该就是错误的原因了。

当然也可以发16个上升沿和16个下降沿，只要两个写的CAS 之间的满足 tCCD = 4 tCK 就可以两笔 BL8 back-to-back

y23angchen · 发表于 2018-7-31 13:52:43

回复 8# 傲拓天疆

写没写进去，不能根据直觉判断，把DDR model 中存储数据声明的那个mem 中你访问的那些地址的数据弄出来看看就知道是否正确的写入了。

[求助] ddr2读数据开始为0，如何解决？

站长推荐 /2