Altera Cyclone V PCIE硬核无法mwr发送数据

zhangyingnan168

请大家帮忙看看是什么问题，非常感谢！！！
我使用IP Catalog调用Altera Cyclone V PCIE硬核(Avalon-ST接口)，非Qsys生成。
外部使用状态机和逻辑解析接收PCIE IP的TLP包，并组成TLP包DMA到上位机PC。
目前PC发送的mrd和mwr包到FPGA，FPGA都能够正确接收并解析，并且FPGA可以通过cpID包返回正确的数据给PC，PC也能够接收到。
但是FPGA采用mwr包往PC上DMA数据时，PC收不到数据，无论PFGA往什么地址上mwr，PC都收不到数据，即使FPGA往0x00000000地址mwr数据，PC也不会蓝屏。

简言之就是，FPGA可以cpID返回数据到PC，但是无法mwr数据到PC。

目前没有采用Qsys的方式，仅仅是通过IP Catalog生成。但我看Altera给的例程里面使用Qsys调用的，除了dut(PCIE核)之外还有driver, reconfig, reset等模块。

不知道是我使用Altera Cyclone V PCIE硬核的问题，还是需要搭配其他的IP模块配合使用，或者是需要对Altera Cyclone V PCIE硬核进行特殊的设置？？？

麻烦大家提供宝贵信息，多谢了！！！

flyboy

最后问题解决了吗？为什么Mwr不能直接发到ST接口呀？