设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (165) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31076|排名: 17 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] ZYNQ与i.mx的对比？ YYFFLLMMNN 2018-5-9 02026 YYFFLLMMNN 2018-5-9 15:29
[活动] 基于Spartan-6 FPGA的DDR2设计经验总结 attach_img digest  ...23456 wdzfd 2012-6-25 5936897 asf321 2018-5-9 14:20
[讨论] 在一个设计项目中如何选择总线架构？AHB or AXI? shadowzbwww 2018-5-9 02166 shadowzbwww 2018-5-9 10:13
[求助] 数字设计的有关问题 勇敢的小牛 2018-5-8 12114 xw406992972 2018-5-9 08:49
[求助] 如何动态的配置Xilinx Kintex7 FPGA的IO电平？ 504472832 2018-4-24 12842 neufeifatonju 2018-5-8 15:21
[求助] Verilog中TASK是不是只有组合逻辑时才可以综合？  ...234 cleocss 2010-8-14 3727380 fzm2152 2018-5-8 15:20
[求助] xilinx planahead 绕线约束问题 (求高手帮助) GHHrabbit 2018-5-2 21822 neufeifatonju 2018-5-8 15:08
[原创] FPGA中高性能异步复位信号的实现 attach_img  ...2 Timme 2013-8-2 107093 hujunilove 2018-5-8 14:33
[求助] Synopsys 仿真求助 ziki16 2018-5-8 01886 ziki16 2018-5-8 02:47
[求助] 运放反馈电阻接nmos管什么作用 attach_img jiang017 2018-5-7 01849 jiang017 2018-5-7 16:59
[求助] 运放反馈电阻接nmos管什么作用 attach_img jiang017 2018-5-7 01485 jiang017 2018-5-7 16:58
[求助] QUARTUS 13.1 FFT IP核调用时序报错 monsterkaifa 2018-5-6 02121 monsterkaifa 2018-5-6 22:02
[求助] 请问各位大神，为什么我加了ila之后无法生成bitstream？注释掉后能正常生成 江东小霸王 2018-5-6 02437 江东小霸王 2018-5-6 15:41
[求助] 电路图出现问题 attach_img 4564135103 2018-5-1 12010 Apollo912 2018-5-5 22:51
ARM、DSP、FPGA的技术特点和区别 attachment digest  ...23 weizl 2007-5-25 218610 Apollo912 2018-5-5 22:50
[求助] systemverilog是否支持同名不同参数的方法重载或覆盖？ american007 2018-4-28 22228 Apollo912 2018-5-5 22:49
[求助] 关于fifo的问题(verilog)求高手帮助 attachment  ...2 c134 2018-4-30 134830 Apollo912 2018-5-5 22:48
[求助] 求带基本EDA工具的linux 虚拟机 chenzhongzi 2017-2-11 32475 Apollo912 2018-5-5 22:44
[求助] 标准单元库如何仿真时序 xiaozh 2018-2-23 22490 Apollo912 2018-5-5 22:43
[求助] 运行dc中 compile_ultra没有许可 但是运行compile 没问题 attach_img 爱谁谁吧 2018-5-4 42369 爱谁谁吧 2018-5-5 15:47
[求助] 使用cadence综合Verilog生成的网表有些不对 attachment 839219928 2018-4-28 42192 phoenixson 2018-5-5 08:42
[招聘] 5000元寻找做LED可见光通信的同学做个开发，现金报酬 chenwen3678 2018-5-5 01754 chenwen3678 2018-5-5 00:27
[招聘] 招聘今年毕业数字IC设计应届生（实习生也可） 秦时明月2016 2018-4-11 43236 秦时明月2016 2018-5-4 15:40
[求助] 有没有大佬用过OV7670摄像头？ attach_img 哈哈1234 2018-5-2 42310 wsyctot 2018-5-4 09:45
[调查] 3000元寻做“三维点云”方面的同学，完成任务就拿走现金报酬 chenwen3678 2018-5-3 02174 chenwen3678 2018-5-3 13:43
[求助] 请问大家virtuoso@schematic CDL导出的netlist怎样能转换成门级网表？？ liamy2009 2011-6-29 24180 腐朽的青春99 2018-5-2 17:54
[求助] xilinx aurora 光纤通信 attach_img Dream_cluster 2018-4-15 54340 Dream_cluster 2018-5-2 10:46
[讨论] FPGA的光纤通信问题 Dream_cluster 2018-5-2 02733 Dream_cluster 2018-5-2 10:20
[求助] 上电复位电路 attach_img 4564135103 2018-5-1 01701 4564135103 2018-5-1 18:28
[讨论] Memory，DDR 和 内存 概念怎样区分？ wenfangsibao 2018-4-3 42495 yuanpin318 2018-4-30 15:34
[求助] 如何给一个什么都不懂的人介绍FPGA jours 2018-4-17 52327 glace12123 2018-4-27 12:04
[求助] 请教两个关于DC和台积电TSMC library的问题  ...2 csgood 2010-4-12 1510196 蒋哈哈哈哈 2018-4-27 09:55
[求助] 关于synopsys逻辑仿真中VCS的使用 tutu1992 2018-4-23 12761 stevenccm 2018-4-27 09:38
[讨论] opencores中的以太网IP 574920045 2013-10-25 63385 beanberry 2018-4-27 01:34
[求助] IP core 生成的 单口 ram ericfuqiang 2013-10-23 53855 ayamitek 2018-4-26 21:42
下一页 »
1 ...228229230231232233234235... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 23:35 , Processed in 0.033985 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块