紧急求助，如何用FPGA进行倍频

crainflower · 发表于 2004-7-5 22:14:39

您需要登录才可以下载或查看，没有账号？注册

×

我想要把一个输入的时钟信号进行8倍频，就是说要求输出信号的频率是输入信号的8倍。
听说有一些系列的FPGA是有PLL的，能否在FPGA对输入信号进行倍频，怎样做呢？最好有现成的例子。谢了

shadow · 发表于 2004-7-5 22:22:05

去Altera公司的网站download一些关于锁相环应用的资料自己看就行了，很简单！

bravelu · 发表于 2004-7-6 09:39:14

xilinx和altera都有。

crainflower · 发表于 2004-7-10 21:47:07

谢谢两位哥哥.
还要请教一个问题,就是我听说在FPGA上进行倍频,对输入的频率范围是有限制的,例如Spartan3要求输入频率大于1兆.我要进行倍频的输入频率是2.4兆,请问可以用那个系列的FPGA呢?

bravelu · 发表于 2004-7-12 09:52:31

你选片有没有其他要求？例如需要多少逻辑门，多少ram等，要综合考虑。如果只考虑倍频那似乎可以用spartan3，只是如果是小项目，觉得有点浪费了。xilinx fpga对倍频的原始输入是有规定的。

kyoiwaiah · 发表于 2010-10-11 13:45:08

学习学习

zsy5460 · 发表于 2010-12-21 01:47:40

倍频比较简单的，可以在在quartus里自动生成啊1

shaweikang1984 · 发表于 2010-12-21 10:08:13

只是倍频的话你可以用一些专用的时钟芯片，就为这个往你系统里面引入一个fpga不值当

shaweikang1984 · 发表于 2010-12-21 10:08:41

只是倍频的话你可以用一些专用的时钟芯片，就为这个往你系统里面引入一个fpga不值当

zsy5460 · 发表于 2010-12-21 11:14:45

回复 9# shaweikang1984

不用那么复杂吧 FPGA内部就有PLL啊直接使用就可以了啊不用什么专用芯片啊浪费啊！我这么有这方面的资料有时间我传上去！

账号		自动登录	找回密码
密码			注册

站长推荐 /1