在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1845|回复: 3

[求助] verilog中关于延时的问题

[复制链接]
发表于 2018-9-12 10:33:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
q <= #5 d;和#5 q<= d;有什么区别?
发表于 2018-9-12 11:25:17 | 显示全部楼层
仿真一下看波形图应该能看出区别
发表于 2018-9-12 11:37:40 | 显示全部楼层
Verilog IEEE Std 1364&#8482;-2005:11.6.4 Nonblocking assignment 这一节有7个例子。
发表于 2018-10-8 20:50:36 | 显示全部楼层
影响赋值次序
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 13:17 , Processed in 0.014805 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表