设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog 语法问题 写testbench中可以用分数和小数吗？ ...
返回列表 发新帖
查看: 3245|回复: 3

[求助] verilog 语法问题 写testbench中可以用分数和小数吗？

[复制链接]
muxiaona
发表于 2018-7-28 08:13:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
111.png
回复

举报

everhappy
发表于 2018-7-28 16:28:15 | 显示全部楼层
可以
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tangchaodefeng
发表于 2018-7-28 22:17:04 | 显示全部楼层
这里要看你定义的参与运算的变量的类型，等号左边都是整型变量的话，虽然执行了带有小数点的语句，执行的结果可能是取整过的。跟你预期的也不一样。
回复 支持 反对

举报

fhy420462303
发表于 2018-8-15 16:55:04 | 显示全部楼层
回复 1# muxiaona


    可以，但是需要看你定义的变量的类型。尤其是等号两边！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 04:23 , Processed in 0.016850 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表