针对TDC电路的时钟问题的一些谈论

xiaozh · 发表于 2018-7-29 12:30:54

您需要登录才可以下载或查看，没有账号？注册

×

请问如果想对抽头延时法的TDC电路综合的话，虽然存在寄存器，但是start，stop都是要测量的信号，是把它们做成时钟吗？还是设置一个虚拟时钟呢？

大林 · 发表于 2018-8-2 19:48:50

回复 1# xiaozh
fpga实现tdc？

xiaozh · 发表于 2018-8-3 21:24:33

回复 2# 大林

使用ASIC,要用到DC

fhy420462303 · 发表于 2018-8-15 16:50:22

回复 3# xiaozh

这个一般都是模拟版图搭建的吧
数字综合出来你的DFF都不一定在一条链上面！
导致适中直接就会有skew，再加上数据的skew，你这个TDC需要calibra 呀

账号		自动登录	找回密码
密码			注册

[求助] 针对TDC电路的时钟问题的一些谈论