什么是 “High Speed” Logic Design

csgood

Hi, 最近项目不太紧，有空就在家看看书和文章，温故知新或者学点新东西。

有一个问题，困扰我有些日子了，也没有找到理想的解答。看有些公司的招聘启示，经常看到要求high speed logic design经验.


我的问题就是
（1）到底什么是high speed logic design? 这里的high speed是指的时钟频率吗？比如800Mhz/1Ghz或者更高以上才能叫high speed?还是说是某些特定类型或者构架, 比如说high speed cpu/processor pipeline？ high speed communication interface? high speed memory? 好像这些职位明确要求high speed的比较多。


（2）high speed 和low speed 设计上有什么本质的不同吗？ 需要考虑一些不同的东西？ 我做过很多不同类型的设计，但是因为公司产品限制，最多也就是300Mhz多的时钟。


希望有高人解答！感谢！

gaurson

我理解应该说的就是时钟频率，因为高速时钟面临的时序问题会更复杂，不像慢速时钟有很多时序裕量。

dafei4057

这里 high speed应该指的就是时钟频率，一般来说集成电路的设计主要就是考虑PPA（power performance area）,而在工艺尺寸不断减小的情况下如何解决“高速低功耗”的集成中带来的问题越来越重要。同意楼上的观点，在低速的时候时序的约束比较容易，但在高速情况下如何平衡PPA、如何折中是最关键的问题，所以在高速设计中越来越多的时间用在验证上，就是基于对PPA的全方位考量。希望对你有帮助。

你大爷的春天

我理解的高速应该是单位时间内的数据流量，这个不仅和设计频率有关和设计的结构也有很大关系，决定着设计最终性能。

csgood

谢谢各位的回复，我也觉得在timing, PPA 和构架上，应该都会有些许不同， 以后设计上，我估计也会对这几个方面更加留心

fhy420462303

回复 1# csgood

high speed应该指的就是时钟频率，主要就是设计中需要考虑到PPA。但是说白了其实也就是钱，怎么能花费最小的money  达到预期就可以了！