在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3809|回复: 10

[求助] FPGA开发你们在做后仿真吗?

[复制链接]
发表于 2018-7-16 14:24:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近准备跳槽参加面试,被问到做过后仿真没有,我说没有,感觉已经输了。。。
除了刚开始入门的时候,按照教程走过流程之外,后面几年做了不少项目,
全部都是功能仿真做了之后,然后开始调试,一直没机会碰到后仿真,几乎都忘了什么这件事。
所以,想问一下大家,你们平时会做后仿真吗?是不是只有在做高速接口的时候才会做后仿真?
发表于 2018-7-17 14:16:16 | 显示全部楼层
一般来说IC开发会涉及到后仿真,FPGA很少吧。看这个公司做什么的,如果是FPGA开发,我觉得 不会输,也许只是问问你有没有类似经验,可能对芯片内部的一些门电路会更了解。个人看法。
发表于 2018-7-18 08:27:39 | 显示全部楼层
遇到问题时,做一下
发表于 2018-7-18 12:16:30 | 显示全部楼层
遇到问题时,做一下
发表于 2018-7-20 10:26:33 | 显示全部楼层
后仿是什么啊?常常听到,但是没有做过?时序分析吗?
发表于 2018-7-20 10:39:49 | 显示全部楼层
FPGA开发一般不做,直接跑PFGA;除非碰到问题,可能会做一下。
但如果是芯片开发,芯片会做后仿。
 楼主| 发表于 2018-8-2 13:19:30 | 显示全部楼层
回复 2# gaurson
明白了,谢谢!
 楼主| 发表于 2018-8-2 13:21:44 | 显示全部楼层
回复 6# novel_qin
那我就放心了,谢谢!
发表于 2018-8-2 15:30:52 | 显示全部楼层
fpga一般都是功能仿真,静态时序分析来cover时序
发表于 2018-8-15 17:27:30 | 显示全部楼层
ASIC一般是需要做的,但是也有不做的,STA过了就行!
FPGA一般不做,只有调试实在解决不了,然后用后仿debug!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 23:21 , Processed in 0.024443 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表