数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31363|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 237 238 239 240241242 243 244 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] zedboard的QSPI启动问题	dearhero 2018-5-7	22550	dearhero 2018-5-14 09:54
[求助] zedboard的QSPI启动	dearhero 2018-5-7	22732	dearhero 2018-5-14 09:53
[求助] 用Verilog生成指定范围的随机数的可综合逻辑 ...2	huangxjmail 2015-6-2	1215477	yuwenjuan 2018-5-13 10:48
[求助] leaf cell 和 cell有什么区别？	seu_xjm 2018-5-12	03786	seu_xjm 2018-5-12 10:23
[求助] Spartan6的FPGA高温下容易导致FPGA出问题，但是正常室温下就没有问题 - [已解决] ...2 3	wydxxzj@163.com 2018-4-10	2114515	wydxxzj@163.com 2018-5-11 22:16
[求助] ISE/Vivado有没有条件编译的预定义？	wangjun403 2018-5-3	43725	殷工 2018-5-11 14:42
[求助] Xilinx 收费 License去哪里买便宜一些？	wjr815 2018-5-11	02127	wjr815 2018-5-11 10:58
[求助] 在频率分辨精度较低的情况下，matlab浮点FFT和FPGA定点FFT是否存在差异？	shoper 2016-6-23	42338	masaka_xlw 2018-5-11 03:25
[求助] Undefined function or variable 'alt_signaltap_run'	djqlyy2922 2018-5-10	01866	djqlyy2922 2018-5-10 14:58
[原创] FPGA 和GPU 软件层面有什么优劣势？	nskaa 2018-5-10	11730	飞扬紫百合 2018-5-10 11:42
[求助] 想知道aurora IP核在时钟补偿时的具体编码规则	昶橙子 2018-5-9	32828	reptilian99 2018-5-10 00:59
[讨论] 赛灵思的SDSOC好用么？	duge0413 2018-5-8	32471	reptilian99 2018-5-10 00:57
[求助] 一个关于dc_shell的启动命令问题	qq781946487 2018-5-9	02033	qq781946487 2018-5-9 22:12
[求助] Verilog 怎样对文件进行分批读写？	justin43h 2018-5-8	22661	justin43h 2018-5-9 21:16
[讨论] 读写速率不匹配而且不能中断的异步FIfO如何设计	295953710 2018-5-4	83880	为什么啊 2018-5-9 20:11
[求助] 工程中视频传输线该用什么？	谁枫而飘 2018-4-3	21867	YYFFLLMMNN 2018-5-9 16:03
[求助] ZYNQ与i.mx的对比？	YYFFLLMMNN 2018-5-9	02328	YYFFLLMMNN 2018-5-9 15:29
[活动] 基于Spartan-6 FPGA的DDR2设计经验总结精华1 ...2 3 4 5 6	wdzfd 2012-6-25	5939695	asf321 2018-5-9 14:20
[讨论] 在一个设计项目中如何选择总线架构？AHB or AXI?	shadowzbwww 2018-5-9	02515	shadowzbwww 2018-5-9 10:13
[求助] 数字设计的有关问题	勇敢的小牛 2018-5-8	12429	xw406992972 2018-5-9 08:49
[求助] 如何动态的配置Xilinx Kintex7 FPGA的IO电平？	504472832 2018-4-24	13177	neufeifatonju 2018-5-8 15:21
[求助] Verilog中TASK是不是只有组合逻辑时才可以综合？ ...2 3 4	cleocss 2010-8-14	3729015	fzm2152 2018-5-8 15:20
[求助] xilinx planahead 绕线约束问题 (求高手帮助)	GHHrabbit 2018-5-2	22051	neufeifatonju 2018-5-8 15:08
[原创] FPGA中高性能异步复位信号的实现 ...2	Timme 2013-8-2	107659	hujunilove 2018-5-8 14:33
[求助] Synopsys 仿真求助	ziki16 2018-5-8	02169	ziki16 2018-5-8 02:47
[求助] 运放反馈电阻接nmos管什么作用	jiang017 2018-5-7	02043	jiang017 2018-5-7 16:59
[求助] 运放反馈电阻接nmos管什么作用	jiang017 2018-5-7	01626	jiang017 2018-5-7 16:58
[求助] QUARTUS 13.1 FFT IP核调用时序报错	monsterkaifa 2018-5-6	02260	monsterkaifa 2018-5-6 22:02
[求助] 请问各位大神，为什么我加了ila之后无法生成bitstream？注释掉后能正常生成	江东小霸王 2018-5-6	02846	江东小霸王 2018-5-6 15:41
[求助] 电路图出现问题	4564135103 2018-5-1	12182	Apollo912 2018-5-5 22:51
ARM、DSP、FPGA的技术特点和区别精华1 ...2 3	weizl 2007-5-25	219545	Apollo912 2018-5-5 22:50
[求助] systemverilog是否支持同名不同参数的方法重载或覆盖？	american007 2018-4-28	22507	Apollo912 2018-5-5 22:49
[求助] 关于fifo的问题(verilog)求高手帮助 ...2	c134 2018-4-30	135521	Apollo912 2018-5-5 22:48
[求助] 求带基本EDA工具的linux 虚拟机	chenzhongzi 2017-2-11	32777	Apollo912 2018-5-5 22:44
[求助] 标准单元库如何仿真时序	xiaozh 2018-2-23	22723	Apollo912 2018-5-5 22:43

1 ... 237 238 239 240241242 243 244 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31363|排名: 7

快速发帖

浏览过的版块

站长推荐 /1