Verilog中TASK是不是只有组合逻辑时才可以综合？

ok_box · 发表于 2012-9-13 09:40:10

嗯有道理！有没有更详细的资料？

xuzhonglong · 发表于 2012-11-9 19:28:49

ISE支持task语句的综合，但是感觉很怪，经常出错

vadonik · 发表于 2012-11-10 03:25:22

thank kyour

普莱斯队长 · 发表于 2015-10-13 21:37:04

点个赞学习了

wsz561208 · 发表于 2015-10-14 18:23:50

据我所知很多大公司有一本“代码规范”，里面大多会有明确：除了在modolsim的testbench中可以使用外，其他情况是不允许使用的task，特别是在ISE等工程中。建议参考一些大公司的规程规范。

wsz561208 · 发表于 2015-10-14 19:00:16

在modelsim中的testbench中可以使用task，但是在ISE工程文件中不建议使用task，很多大公司代码规范了规定不能使用的。

mdykj33 · 发表于 2015-10-16 14:06:34

提示: 作者被禁止或删除内容自动屏蔽

fzm2152 · 发表于 2018-5-8 15:20:10

学习了

mdykj33 mdykj33 当前离线积分 1393 头像被屏蔽	发表于 2015-10-16 14:06:34 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
mdykj33 mdykj33 当前离线积分 1393 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

[求助] Verilog中TASK是不是只有组合逻辑时才可以综合？