Verilog中TASK是不是只有组合逻辑时才可以综合？

cleocss · 发表于 2010-8-14 20:01:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Verilog中TASK是不是只有组合逻辑时才可以综合？
而TAKS是时序逻辑的时候就不可以综合，只能用在仿真？

qingyual · 发表于 2010-8-15 03:04:25

过滤器工作原理讲解

zh123456789 · 发表于 2010-8-15 17:15:17

剔除广告

amormio124 · 发表于 2010-8-17 23:02:00

不建议用task

alexander21th · 发表于 2011-6-6 19:59:47

建议版主将私人发的广告帖子给删除掉。task应该是可以综合的，不建议使用，我是没有用过。

418478935 · 发表于 2011-6-7 01:47:02

我看的那本书里是这么说的
———————————————————————————————————————————
在verilog模块中，任务task通常被综合成组合逻辑的形式；每个函数function在调用时常也被综合成一个独立的组合电路模块；
——————————————————————————————————————————

如果这么看的话，貌似就是task如果是时序逻辑就没法综合了。

还是等待高人的看法吧

servingapples · 发表于 2011-6-8 14:46:14

建议task 只用在testbench中

Timme · 发表于 2011-6-8 15:14:01

可以综合，Task只是更好看而已，编译器会直接进行简单替换

sonicsun · 发表于 2011-6-10 11:04:53

时序逻辑不认task

sonicsun · 发表于 2011-6-10 11:06:01

时序逻辑不认task

[求助] Verilog中TASK是不是只有组合逻辑时才可以综合？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1