关于fifo的问题(verilog)求高手帮助

siriux

回复 8# c134

看了一下，测试程序的逻辑也有问题。
你能把设计的状态机画一下发上来吗。

工大鱼肉

暂时没看出来有啥问题，但是我有一种猜想。
有时候在做设计的时候，会使用两组单口的mem来完成一个双口mem，两个口可以同时读写
它使用ram实现的，如果都是用register兜出来，应该就没有这个两倍的问题
可以查询下可否增加一些编译时的标记，强制将memory编译成reg类型试试这个

https://blog.csdn.net/qingfengtsing/article/details/7089236

工大鱼肉

以下是猜的
你的逻辑里面有这样一种情况，同时读写信号使能。这个功能在mem的interface上看就是同时对两个不同地址操作，这种操作一般单口ram是做不到的，他做了两个单口ram可能是为了满足这个情况。如果是register兜出来的应该就没有二倍的问题。

Apollo912

回复 2# c134


    帮顶