解答送500信元 div2,4，8分频电路的实现优缺点分析

wrhwindboy

想实现一个2,4,8分频的电路，大家帮忙分析一下他们的 优缺点

Clk_sys为 clk的 2,4,8 分频，想到了有下面两种分频实现方式，大家能给点建议吗，那种电路实现上比较科学，可以从数字电路原理和SDC设定等多个方面来给小弟一些意见。
可能具体电路图实现由一些问题，具体思路就是一个是mux在时钟路径上，一个是mux在data路径上。

方案

A1985

只回答一点：从dft角度mux做前端，可以提高覆盖率（dff），无需改动代码功能，只需要模式选择。后者dft要覆盖率提高（dff），可能需要修改你的代码。其他的自己想。。。。