systemC modelsim6.0 问题

cartkinger · 发表于 2012-3-2 22:08:15

顶层没有sc_main就是楼主的这种方法，用一个测试模块来直接接被测试模块，然后SC_MODULE_EXPORT(test_counter);就可以仿真了，如果有sc_main的话直接编译，链接，仿真就好了。
modelsim-gcc-3.2.3-mingw32这个去官网下载吧，简单填写客户信息就可以获得ftp下载地址，官网有针对各个版本modelsim的modelsim-gcc-3.2.3-mingw32

zhangrenzhe001 · 发表于 2012-10-17 13:07:50

学习中。。。

xhuwlj · 发表于 2012-11-7 02:11:35

what???

chen.terry · 发表于 2012-11-10 20:04:30

SystemC仿真速度快些吧？
verilog仿真实在是太慢了，用C直接自己写基于周期的模型又太麻烦。
SytemC和verilog协同仿真怎么弄的？

prabakaran_1234 · 发表于 2018-5-31 14:48:35

Thanks for the files.......

systemC modelsim6.0 问题

站长推荐 /2