在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1543|回复: 1

[求助] 数字IC设计中的流程问题

[复制链接]
发表于 2018-4-8 17:26:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 dly541 于 2018-4-8 17:35 编辑

各位大神,小白在这里问几个问题,以下是我们实验室开会讨论的问题技术碰面会的三个问题:一、synopsys的DFT compiler与design compiler之间的关系是什么?DFT人员说在scan的时候会在综合的基础上进行增量编译,为什么两款不同工具之间会出现增量编译?为什么没有综合的脚本就不能做SCAN;二、前端与后端(布局布线的)交接接口是在综合上还是在DFT上;三、综合与scan接口是什么?综合的人员给到DFT那有几个交接文件?
讨论的结果是如下:2018年4月8日,碰头会议结果:1.DFTcompiler集成在DC compiler中,做scan的时候存在增量编译的关系;2.后端与前端的接口在DFT上并不是在综合上;3.综合与scan的交接文件有两个,一是网表一是DC使用的脚本。
就这几个问题哪位老师能帮我答疑,感谢!
发表于 2018-4-9 10:50:44 | 显示全部楼层
1. 如同您後來所討論的, DFTCompiler是集成在DC裡面, 只是需要不同的license feature.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:33 , Processed in 0.013178 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表