数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31363|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 244 245 246 247248249 250 251 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问一下0比较多的数据有什么比较好的编码方式么	mlqe 2018-3-4	22473	mlqe 2018-3-10 15:14
[求助] 求助，Ubuntu14.04安装Synopsys SCL老是失败	18482100828 2016-8-25	95570	cattutu 2018-3-10 15:13
[讨论] FPGA设计、FPGA验证和FPGA测试，哪个比较好一些？ ...2 3	sunt8707 2012-7-4	2517139	cattutu 2018-3-10 14:11
[原创] 面试官：仨月？我朋友能两天搞定！ ...2 3 4	小水小树 2016-12-30	3112881	cattutu 2018-3-10 14:04
[求助] 关于FPGA边缘检测	HAORUIMIN 2018-3-2	23157	cattutu 2018-3-10 13:59
[求助] FPGA能仿真实时功耗么？	my3651 2018-3-6	62724	cattutu 2018-3-10 13:26
[解决] 超越FPGA的极限	achiles007 2018-3-8	53082	cattutu 2018-3-10 12:53
[讨论] FPGA能产生1nS脉冲吗？	JohnZDeng 2018-3-5	53628	cattutu 2018-3-10 12:51
[求助] FPGA与PC通信问题 ...2	mysoul 2018-2-25	115131	cattutu 2018-3-10 12:51
[招聘] 500强通信公司急招芯片设计验证人才	ctu_b0107 2018-3-7	22814	ctu_b0107 2018-3-9 18:39
[求助] 动态逻辑和静态逻辑在电路中的混合使用	seu_xjm 2018-3-8	12861	eetopuser 2018-3-9 16:20
[求助] DC的analyze指令吐出来的a.syn和a.pvl文件具体是什么那?	Kiss_Rose 2018-3-8	13270	Kiss_Rose 2018-3-9 13:51
[讨论] 杭州矽力杰跟士兰微对比	chenyjwbl 2015-10-23	34544	balam2017 2018-3-9 11:12
[解决] 承接FPGA项目，rapidIO/PCIE/GTX/DDR3/CAN/LVDS/VGA/EMIF等高低速接口	fpga_design_liu 2016-7-2	64241	zuihoude3hao 2018-3-8 16:26
[求助] 以前是如何使用 PAL GAL 设计出有限状态机有限状态机	andy2000a 2018-3-8	11627	rvisk 2018-3-8 15:33
[求助] FPGA图像边缘检测求助	HAORUIMIN 2018-3-7	12410	fascinate_lyd98 2018-3-8 09:43
[求助] 大家一起来讨论下亚稳态的问题吧 ...2	asukatang 2013-11-5	158612	raojp 2018-3-7 11:21
[求助] fpga的仿真器连接不上，经典错误，工程实践	qiurijian 2018-3-7	03738	qiurijian 2018-3-7 11:06
[求助] 请教FIR滤波器采样率与信号采样率的关系	xizhong1991 2016-8-18	99787	fxhhhz 2018-3-7 10:25
[原创] 有同学对AMOLED了解不？	atlandis 2018-2-24	12891	hfut0288 2018-3-6 21:25
在哪可以下载Cadence软件的使用介绍（视频文件）？ ...2	lgechao 2004-1-6	148840	bruce_tan 2018-3-6 13:00
[求助] Aurora IP核的工作机制求助	mxueao 2018-3-6	02528	mxueao 2018-3-6 11:21
[求助] xapp1052 pcie rc无法收到ep发出的mrd请求！	cgssuccess 2015-11-27	13339	陆琦 2018-3-6 11:15
[原创] vivado debug core 触发信号	河源皮 2017-9-15	22640	mxueao 2018-3-6 11:07
[求助] 关于GSMC13_Digital工艺库的疑问，求助！！！	18482100828 2016-5-31	44773	rvisk 2018-3-6 07:19
[讨论] Verilog中的if/else结构能综合出什么电路？	kathywh 2018-2-25	96670	kathywh 2018-3-5 11:21
[求助] vivado tcl模式下remove unconnected debug ports and chanel	363983948 2015-5-4	62987	ayamitek 2018-3-4 22:48
[原创] 直接在Vivado上运行云端编译！	achiles007 2017-11-30	33593	cintasayang 2018-3-4 22:18
[求助] PMIC電源管理	pkf690801 2018-3-1	22778	pkf690801 2018-3-3 17:22
[求助] 各位大神，谁能给个电压跟随器的管级电路图啊 - [悬赏 20 信元资产]	版图小学生 2018-3-2	02297	版图小学生 2018-3-2 15:32
[求助] DC时钟约束问题 ...2	dly541 2018-2-28	146407	dly541 2018-3-2 11:17
[求助] 提供DSP IP核的厂商有哪些呢？	iRay007 2015-1-19	44941	designstart 2018-3-1 23:47
[求助] 什么样的时钟应该被认为是两个不同的时钟域？ ...2 3	fanny_haiyun 2014-8-25	259701	glace12123 2018-3-1 18:27
[求助] quartus ii 中MegaWizard pulg-in manager 创建锁相环问题	青岚阁 2018-3-1	12149	秋天叶子落 2018-3-1 17:51
[求助] quartus signaltap波形显示问题	18813292959 2018-2-13	33315	秋天叶子落 2018-3-1 17:47

1 ... 244 245 246 247248249 250 251 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31363|排名: 7

快速发帖

浏览过的版块

站长推荐 /1