Verilog中的if/else结构能综合出什么电路？

kathywh

最简单的，下面的代码能综合出一个MUX：

1. if(~s)
   
2.     y <= a;
   
3. else
   
4.     y <= b;
   

复制代码

那么，其他形式的if/else有可能综合出除MUX之外的其他电路么？请举例说明。

triest

if (s)
y <= a;

===> a latch

triest

if a
y <= ~b;
else
y <= b;

==> a XOR

triest

if a
y = 1;
else
y  = b;

===> a OR

triest

if a
y = b;
else
y  = 1'b0;

===> a AND

and so on

haimo

现在可以这么智能吗？
用不用直接写成a|b，a&b的这样

zsftm

通常都是与或非门，而不是MUX

rvisk

回复 7# zsftm


   mux里面也是与或非门
   说实话没明白楼主在想什么，，，

kathywh

if a
y = b;
else
y  = 1'b0;

===> a AND

and so on
triest 发表于 2018-2-25 21:03

                               
登录/注册后可看大图

一般不会这样写吧？还不如写 y <= a & b 简洁易懂呐。

kathywh

通常都是与或非门，而不是MUX
zsftm 发表于 2018-2-26 17:03

                               
登录/注册后可看大图

    为什不会是MUX？库里有MUX的，而且比用几个门单元组成的MUX面积小速度快。