Xilinx家FPGA软件使用流程优化

demonprime · 发表于 2018-2-5 16:02:11

您需要登录才可以下载或查看，没有账号？注册

x

X家的vivado开始对TCL的支持变得好了，但是一直以来不怎么会用全命令行模式，最近玩ZYNQ，发现要用block diagram进行设计，更不得不使用gui。。。有老司机来分享一下X家软件的tips吗，能不能像S/M/C家的软件那样做出模板脚本，省得开gui碍眼还影响效率

2cky · 发表于 2018-2-5 19:44:03

去下一个ad9361 HDL reference。里面所有的都是TCL脚本生成的。

我不是三毛 · 发表于 2018-2-5 23:22:13

~~~~~~~~~~~~~~~~~~~

[讨论] Xilinx家FPGA软件使用流程优化