请问Reset_delay.v这个文件是如何工作的？

asylum-seeker · 发表于 2018-2-7 09:24:22

您需要登录才可以下载或查看，没有账号？注册

×

在如下代码中，Cont的初始状态应该是不定态，理论上就不可以持续计数。可实际上它还是被用在了FPGA当中，请问这是为什么？

churchmice · 发表于 2018-2-7 12:09:31

只是一开始的时候没有一个确定的初值而已，跟你电路仿真里面的'x'是两码事，实际电路你要如何表征'x'这种值？即使是亚稳态经过一定的时间也能复原出确定的0或者1

asylum-seeker · 发表于 2018-2-7 15:22:13

回复 2# churchmice

原来是这样，非常感谢！

xyzraincold · 发表于 2018-2-7 16:12:06

只能说这不是一个好的写法，但实际不管在xilinx还是altera的器件中，这种没有赋初值的寄存器默认值是0的，编译器是这么来执行的。楼上説的也是对的，实际电路里只有高低电平，没有上电前肯定就都是低电平，也就是0

YYFFLLMMNN · 发表于 2018-2-9 09:16:16

楼上两位是对的。
这种写法，并不推荐，通常需要复位。
Xilinx与Altera都是上电默认为0。
不过就算是FLASH工艺的Actel的芯片，寄存器上电后会默认为上一次掉电的值，这个程序也行得通。
因为只有第一个周期会循环不通，一旦第一次计满了之后，计数器就会进入周期计数了。

rvisk · 发表于 2018-2-9 13:32:18

上电如果是FFFE，那这个电路就挂逼了

ydfq128 · 发表于 2018-2-9 20:59:46

“FLASH工艺的Actel的芯片，寄存器上电后会默认为上一次掉电的值”
为何会是上次掉电的值，原理是什么？

账号		自动登录	找回密码
密码			注册

[求助] 请问Reset_delay.v这个文件是如何工作的？