在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] xilinx 配置芯片选择 小谢青枫 2017-10-27 02268 小谢青枫 2017-10-27 10:49
[讨论] 【zynq征文】Zynq的编程参考设计 精华1  ...23 gaochy1126 2013-2-20 2714923 cdting 2017-10-27 04:48
[求助] 请教各位大牛一个在linux下启动ModelSim 10.2c的问题。 cocodeng 2015-1-12 13215 xibinke 2017-10-27 00:06
[统计] 大家工作中用到一下哪些方面的知识会比较多,请多多捧场  ...2 songchao236 2014-3-27 139036 daneast 2017-10-26 16:58
[解决] how do we get cm3_dsm_cfg.v ? h9f3 2017-10-25 33128 h9f3 2017-10-26 15:30
[求助] 请教Xilinx Zynq7000 FPGA的DDR3的问题 cecileraccoon 2015-10-10 79425 qfwj 2017-10-26 10:51
[求助] 求MIPI官网账号,想下载一个接口的spec findbo 2016-7-7 13752 yxy7968 2017-10-26 04:40
[转贴] 多周期约束 qiurijian 2017-10-25 02626 qiurijian 2017-10-25 23:22
[求助] FPGA的logic cell、logic slice、门数问题 hero10844 2017-10-25 14215 qladxk2008 2017-10-25 18:26
[求助] pcie2.0x8的发数问题 昶橙子 2017-10-23 62906 菲尼克兔 2017-10-25 11:55
[原创] 提供IP encrypt服务及配套license策略服务 chris2017 2017-10-22 12062 demonsolar 2017-10-24 10:42
[求助] timing loop hold 分析 dyytx 2017-10-21 22342 masaka_xlw 2017-10-24 03:59
[求助] vivado可在线调试,但无法烧写的问题? hydra0802 2017-10-23 24146 polarious 2017-10-23 21:27
[求助] 求pcie仿真dma,出现ep端收不到cpld的原因以及解决办法 子亦 2017-10-23 22889 polarious 2017-10-23 21:24
[求助] 哪位大侠能提供Active-HDL 10.2 update 2 asaa 2017-10-23 02302 asaa 2017-10-23 21:20
[求助] Xilinx PCIe仿真问题  ...2 紫月小枫 2014-2-27 107772 zhangbinsniper 2017-10-23 19:42
[求助] Altera PCIE(with DMA)IP,Bar address width不可配 sukong123 2017-6-19 42914 zhangbinsniper 2017-10-23 19:40
[求助] FIFO内部时序问题,求大神解答! HAORUIMIN 2017-10-23 02082 HAORUIMIN 2017-10-23 16:59
[求助] Synopsys破解的时候出下这种错误 苍天有井自来空 2017-10-10 22981 苍天有井自来空 2017-10-22 22:33
[求助] 求助Ubuntu下安装synopsys怎么会出现redhat啊? 苍天有井自来空 2017-10-22 02264 苍天有井自来空 2017-10-22 22:31
[求助] 求助:如何仿真quartus 17.0自带的BCH IP核 gatusokaka 2017-10-22 01859 gatusokaka 2017-10-22 10:01
[求助] 求H.265(HEVC)编解码器IP核,用于FPGA的 yangyuf1 2017-9-23 12539 yangyuf1 2017-10-21 21:02
[求助] 如何用FIFO实现带宽控制。 branch 2017-10-20 32913 branch 2017-10-21 16:38
[原创] xilinx h264解码ip core wsdgja 2017-7-24 65070 branch 2017-10-21 16:30
[求助] verilog中逻辑运算、比特运算和缩位运算有什么区别呢?谢谢 哈哈1234 2017-10-21 02634 哈哈1234 2017-10-21 15:34
[原创] The Multigrid Problem-Solving Algorithm h9f3 2017-10-20 12107 johnsany641 2017-10-21 09:34
[求助] 在xilinx V7 FPGA 实现PCIe设备,软件进行大量数据传输时(1GB写)的问题? mjl-0708 2017-6-13 12692 376306300 2017-10-21 09:09
[讨论] 提供jesd204 激活license,适应最新vivado2017.1版本 怒放的_生命 2017-10-10 33237 一线的小码农 2017-10-21 02:26
[调查] SRAM的读问题 Dream_cluster 2017-10-19 53498 t28user 2017-10-20 22:44
[原创] Comparison of VHDL, Verilog and SystemVerilog h9f3 2017-10-20 01981 h9f3 2017-10-20 21:38
[求助] 求tft lcd source driver的verilog代码 wangyangcha 2017-10-20 02217 wangyangcha 2017-10-20 19:50
[原创] How do we make trigger signal in verilog? h9f3 2017-10-19 12403 mufengck 2017-10-20 13:40
[求助] 一片FPGA使用多个microblaze软核的方法 dddk 2017-10-9 12800 yydianzi 2017-10-19 17:30
[求助] SRAM型FPGA做ESD放电试验时会不会发生类似单粒子效应的配置存储器的翻转 sujingaaa 2017-10-18 22408 sujingaaa 2017-10-19 13:03
[解决] Can we make (POR) using digital logic only ? h9f3 2017-10-18 22676 h9f3 2017-10-19 11:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-4 20:18 , Processed in 0.037030 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块