数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31070|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 252 253 254 255256257 258 259 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[活动] 跨年大分享！100本Vivado图书免费拿 ...2	jackzhang 2016-12-20	187688	wang09123 2017-9-7 07:38
[求助] ip核乘法器的疑问	qiurijian 2017-9-6	52734	qiurijian 2017-9-6 21:02
[求助] 老师给的工程项目，关于数字上变频，有疑问，有问题。	qiurijian 2017-9-6	22260	qiurijian 2017-9-6 16:48
[解决] vivado仿真出错： 'compile' step failed with error(s) while executing	770628095 2017-9-6	05360	770628095 2017-9-6 16:44
[求助] 求以太网通信的verilog程序	yyz1988 2016-5-26	86120	xiaoyisimonguo 2017-9-6 05:50
[求助] 针对学习FPGA，到底应该看哪些手册	海儿Angel 2017-9-1	33447	kevinbaiwls 2017-9-5 14:13
[求助] 急急急，看一下，一张图，器件安装出现问题，quartus	qiurijian 2017-9-5	11710	qiurijian 2017-9-5 10:21
[求助] 求助大神，altera时钟管脚分配	tianch 2017-9-5	22572	ddxx 2017-9-5 09:04
[求助] 模块外部一个确定性信号进入模块中变成了x？？？	lailix 2017-9-4	12137	lailix 2017-9-4 21:47
[求助] 请教一下，在一个程序中，改一个计数器或者添加cdc信号，引起其他不相关的逻辑出错	jabeilecoat 2017-9-3	32466	gaurson 2017-9-4 14:27
[求助] virtex4 JTAG1149回读memory	冰馨若颜 2017-9-1	22525	冰馨若颜 2017-9-4 08:46
[求助] FPGA 实现sigma-delta调制器，输出PWM信号	wangzihao8496 2017-9-3	01769	wangzihao8496 2017-9-3 20:52
[求助] vivado的fft核在matlab仿真中调用的问题	shixiaoke_dt 2017-9-2	15022	瑾微寒 2017-9-3 17:41
[求助] failed on clock tree synthesis	xiaoyisimonguo 2017-9-2	12389	瑾微寒 2017-9-2 09:57
[求助] ISE综合出错，求助！	xyx_xt 2017-9-1	43277	瑾微寒 2017-9-2 09:46
[求助] 好问的我又来了，关于Vivado的逻辑分析仪使用！！！！	luchuyu 2017-5-24	75155	殷工 2017-9-1 15:23
[调查] 难道只有我一个人登录不上EETOP？	YYFFLLMMNN 2017-8-31	32632	chenfengrugao 2017-9-1 09:33
[原创] modelsim编译vivado_201602库文件，包括secureip	njithjw 2017-2-9	64242	ibubapa 2017-8-31 23:11
[求助] Vivado FIFO-generator如何生成verilog的IP代码	jia1546 2017-7-14	35342	ibubapa 2017-8-31 23:10
[求助] 关于DVI双链路多路输出问题求教	vegetablebirds 2017-8-31	02026	vegetablebirds 2017-8-31 22:24
[求助] verilog关于定义数组的问题	aftertree 2017-8-31	02313	aftertree 2017-8-31 20:39
[求助] 请教一下同步fifo及异步fifo深度的计算原理及方法 ...2 3 4	qqiummo 2014-11-24	3118646	moon_y 2017-8-31 20:13
[求助] 求助：Xilinx FFT IP 核的理解	lailix 2017-8-29	32704	lailix 2017-8-31 19:52
[求助] 求问原理图对比	血溶伊剑 2017-7-19	42746	NarutoHinata 2017-8-31 18:14
[求助] Verilog代码写了一大堆，综合后为什么占用的资源那么少？？	lailix 2017-8-23	42632	sureking 2017-8-31 18:07
[求助] viviado自带仿真器调用出现如下错误	kynszbd1 2017-8-26	23415	kynszbd1 2017-8-31 16:42
[求助] viviado自带仿真器调用出现如下错误	kynszbd1 2017-8-31	01568	kynszbd1 2017-8-31 16:41
[求助] FPGA 中的双口RAM 可以同时读和同时写吗	gzy0506 2017-8-31	14756	whz7783478 2017-8-31 13:47
[招聘] 高薪聘请FPGA工程师	罗芳 2017-6-7	53362	YYFFLLMMNN 2017-8-31 09:43
[求助] 请教大神关于icape2部分重加载问题	liyingpan 2017-8-31	03171	liyingpan 2017-8-31 08:19
[讨论] 如何确保工作模式切换安全有效？	window_blinds 2017-8-30	22457	江山无限辉 2017-8-30 14:02
[求助] FPGA开发入门求助	tanzhp 2015-4-2	12070	tanzhp 2017-8-30 11:21
[求助] 求synopsys的design compiler的user guide及相关资料	tanzhp 2017-8-29	22385	zsftm 2017-8-30 10:37
[资料] microtronix uclinux for nios ii开发环境创建	freefpga007 2017-8-15	42599	intern7 2017-8-29 20:44
[求助] Synplify2015破解版启动慢	Dervin-Luo 2017-8-29	02441	Dervin-Luo 2017-8-29 20:15

1 ... 252 253 254 255256257 258 259 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31070|排名: 14

快速发帖

浏览过的版块

站长推荐 /1