高速PWM设计

hityult

请教一个设计问题，如果系统中最高的时钟频率是100MHz左右，而要设计支持100ps精度的PWM，有哪些实现方法，感谢！

interpolmoon

100 MHz的时钟周期为10 ns，如果要做到100 ps的精度，建议使用移位锁相环，通过时钟输出相位偏移来实现，这需要锁相环有足够高的精度。
如果能准确地测量出布线延时或BUF的传递延时，也可以尝试使用布线延时或BUF的延时来实现100ps的精度。
无论使用哪种方法都需要做大量的实验来验证，确保设计满足要求。

江山无限辉

有锁相环的话，那可以使用锁相环先倍频100MHz的时钟，然后再使用高频的时钟去处理吧。