数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30113|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 261 262 263 264265266 267 268 ... 861 / 861 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 《半导体行业2016年度报告》即将来袭\|摩尔精英	MooreElite 2016-12-14	11457	robbie1121 2016-12-14 20:49
[求助] vcs仿真参数+vcsd是什么用途？	newwalkman 2016-11-15	11904	newwalkman 2016-12-14 17:16
[原创] 可综合的快速除法器的设计verilog	zhangbinbin92 2015-4-13	64903	huster 2016-12-14 17:00
[求助] dc综合时，怎么才能不使用design ware？	xiangpeis 2016-12-14	01399	xiangpeis 2016-12-14 09:39
光同步数字传送网---韦乐平.pdf ...2 3	flb19850611 2009-3-15	246499	交错世界 2016-12-14 09:35
[求助] 菜鸟求助关于Vivado生成IP核的问题	jinzhuzhechixp 2016-11-27	21753	jinzhuzhechixp 2016-12-13 11:08
[求助] vivado 在PR的时候，用什么命令使bufg可以从16个增加到32个？	Tony.lu 2016-12-3	52792	tao.xing455 2016-12-13 10:38
[求助] 7系列GTX串行收发器vivado仿真的疑惑	covid@126.com 2016-12-5	62529	tao.xing455 2016-12-13 10:32
[求助] altera 的fpga中ddr2-IPcore的使用 ...2	liily 2014-6-4	109020	abner_cheng 2016-12-13 10:26
[求助] DDR2 初始化不成功	fanny_haiyun 2014-10-14	55425	abner_cheng 2016-12-13 10:11
[求助] 关于ddr型接口时序的问题讨论，希望能给小弟提些建议	jie768029 2016-12-12	01584	jie768029 2016-12-12 21:05
[资料] "modelsim-win32	zxopenwgb 2016-9-25	22112	gj77010408 2016-12-12 20:01
[求助] 求助幫忙 FSM VERILOG~ - [悬赏 10 信元资产]	syuan08 2016-12-12	01269	syuan08 2016-12-12 19:53
[求助] verilog vhdl 混编的仿真问题	djqlyy 2016-12-12	01007	djqlyy 2016-12-12 10:13
[求助] systemverilog	孤独的老虎 2016-12-11	01267	孤独的老虎 2016-12-11 15:58
[求助] 为什么flush和sram之类的要再接一个spi ip再通过spi连接到AHB总线上	851018986 2016-12-10	01315	851018986 2016-12-10 09:48
[求助] FPGA程序只上电运行一瞬间	国之利刃 2016-12-8	21613	caojianxun 2016-12-9 19:12
[调查] synplify 2015.03似乎能用2012版本的和谐方法	h2o_freely 2016-12-9	01720	h2o_freely 2016-12-9 17:59
[原创] 软件不给力啊	atlandis 2016-12-9	01359	atlandis 2016-12-9 16:55
[原创] 请教安装synplify的问题	atlandis 2016-12-9	11299	atlandis 2016-12-9 15:39
[求助] UVM 中sequence和driver的response使用求助	lx2116 2016-12-5	32027	lx2116 2016-12-9 15:06
[求助] 求组emmc5.1的Command queue	kloda 2016-10-19	53935	charles_lu 2016-12-9 13:51
[讨论] SATA Host Controller	axpro 2014-11-7	42674	kevin1078 2016-12-9 09:55
[求助] xilinx的Virtex-6挂四片ddr3的问题	ycptju 2016-8-4	83475	mc516 2016-12-9 09:24
[求助] 高手请进: SATA标准中定义的DMA setup FIS有什么用？	goswami 2014-7-28	76049	kevin1078 2016-12-9 08:57
[求助] spartan6芯片是否必须外接RAM还是可选的？	freebigfish 2016-12-7	21795	freebigfish 2016-12-9 08:57
[求助] altera soc FPGA一侧的外设无法触发HPS中断	15122873271 2016-12-5	11564	15122873271 2016-12-8 21:09
[求助] Verilog I2C读写，新手求助！	懊恼的FPGA 2016-12-4	51869	arthur_wang_orz 2016-12-8 17:49
[求助] 求助关于Linux系统的系统文件扩容	沐吐芳菲 2016-12-8	01219	沐吐芳菲 2016-12-8 15:16
[求助] xilinx fpga配置问题	黎释注册 2016-12-8	31200	konrad_26 2016-12-8 13:33
[解决] ncelab -covfile covfile.cf tb 怎么把外部的变量传入covfile.cf中	851018986 2016-12-7	11614	851018986 2016-12-8 11:08
[求助] vcs使用命令添加信号到波形窗口	河源皮 2016-12-7	11749	河源皮 2016-12-7 19:17
[原创] FPGA驱动SD DDR HDMI	yangtuzi2016 2016-12-5	42948	fkl523 2016-12-7 18:03
当板子没有reset 键的时候，FPGA 内部怎么产生reset 信号？ ...2 3 4	321liuwei321 2009-9-20	3919753	solala 2016-12-7 15:42
[求助] Genesys开发板 MIG DDR2请教	ak47ak 2014-7-23	13048	waterque 2016-12-7 11:34

1 ... 261 262 263 264265266 267 268 ... 861 / 861 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30113|排名: 12

快速发帖

站长推荐 /2