数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31363|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 261 262 263 264265266 267 268 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Error: ModelSim Error: cycloneii_atoms.v(5354) 代表什么错误?	nono2000 2012-12-18	812988	夜未央298 2017-9-9 14:29
[求助] 提升运行电压，对建立时间和保持时间不准确有没有改善效果？	木一时 2017-9-6	92776	木一时 2017-9-8 14:26
[原创] PLL生成时钟的相位问题	yhmwjmm 2016-1-5	24458	yhmwjmm 2017-9-8 13:21
[求助] 图像Bayer模式下寻找最亮点	谁枫而飘 2017-9-7	22546	darrenxu 2017-9-8 00:59
[求助] RC振荡器	普雅花 2017-9-7	02421	普雅花 2017-9-7 17:08
[求助] RAM的初始文件.MIF的问题	djqlyy 2017-9-7	12524	djqlyy 2017-9-7 13:20
[求助] serdes和lvds的问题请教	codefarm 2017-8-25	33306	荒漠小草 2017-9-7 13:00
[求助] 关于vivado和modelism的关联问题	mengyuwei290 2016-10-24	28025	22851956qq 2017-9-7 11:34
[原创] 关于VIVADO之IP核的license的疑问？	YYFFLLMMNN 2017-9-7	02994	YYFFLLMMNN 2017-9-7 10:06
[求助] 我错了，我道歉。	qiurijian 2017-9-6	43236	elecmin 2017-9-7 08:30
[活动] 跨年大分享！100本Vivado图书免费拿 ...2	jackzhang 2016-12-20	188840	wang09123 2017-9-7 07:38
[求助] ip核乘法器的疑问	qiurijian 2017-9-6	52960	qiurijian 2017-9-6 21:02
[求助] 老师给的工程项目，关于数字上变频，有疑问，有问题。	qiurijian 2017-9-6	22566	qiurijian 2017-9-6 16:48
[解决] vivado仿真出错： 'compile' step failed with error(s) while executing	770628095 2017-9-6	06335	770628095 2017-9-6 16:44
[求助] 求以太网通信的verilog程序	yyz1988 2016-5-26	86589	xiaoyisimonguo 2017-9-6 05:50
[求助] 针对学习FPGA，到底应该看哪些手册	海儿Angel 2017-9-1	33714	kevinbaiwls 2017-9-5 14:13
[求助] 急急急，看一下，一张图，器件安装出现问题，quartus	qiurijian 2017-9-5	11825	qiurijian 2017-9-5 10:21
[求助] 求助大神，altera时钟管脚分配	tianch 2017-9-5	22892	ddxx 2017-9-5 09:04
[求助] 模块外部一个确定性信号进入模块中变成了x？？？	lailix 2017-9-4	12426	lailix 2017-9-4 21:47
[求助] 请教一下，在一个程序中，改一个计数器或者添加cdc信号，引起其他不相关的逻辑出错	jabeilecoat 2017-9-3	32723	gaurson 2017-9-4 14:27
[求助] virtex4 JTAG1149回读memory	冰馨若颜 2017-9-1	22950	冰馨若颜 2017-9-4 08:46
[求助] FPGA 实现sigma-delta调制器，输出PWM信号	wangzihao8496 2017-9-3	01898	wangzihao8496 2017-9-3 20:52
[求助] vivado的fft核在matlab仿真中调用的问题	shixiaoke_dt 2017-9-2	15421	瑾微寒 2017-9-3 17:41
[求助] failed on clock tree synthesis	xiaoyisimonguo 2017-9-2	12630	瑾微寒 2017-9-2 09:57
[求助] ISE综合出错，求助！	xyx_xt 2017-9-1	43720	瑾微寒 2017-9-2 09:46
[求助] 好问的我又来了，关于Vivado的逻辑分析仪使用！！！！	luchuyu 2017-5-24	75605	殷工 2017-9-1 15:23
[调查] 难道只有我一个人登录不上EETOP？	YYFFLLMMNN 2017-8-31	33082	chenfengrugao 2017-9-1 09:33
[原创] modelsim编译vivado_201602库文件，包括secureip	njithjw 2017-2-9	64588	ibubapa 2017-8-31 23:11
[求助] Vivado FIFO-generator如何生成verilog的IP代码	jia1546 2017-7-14	35742	ibubapa 2017-8-31 23:10
[求助] 关于DVI双链路多路输出问题求教	vegetablebirds 2017-8-31	02303	vegetablebirds 2017-8-31 22:24
[求助] verilog关于定义数组的问题	aftertree 2017-8-31	02439	aftertree 2017-8-31 20:39
[求助] 请教一下同步fifo及异步fifo深度的计算原理及方法 ...2 3 4	qqiummo 2014-11-24	3120163	moon_y 2017-8-31 20:13
[求助] 求助：Xilinx FFT IP 核的理解	lailix 2017-8-29	33095	lailix 2017-8-31 19:52
[求助] 求问原理图对比	血溶伊剑 2017-7-19	43111	NarutoHinata 2017-8-31 18:14
[求助] Verilog代码写了一大堆，综合后为什么占用的资源那么少？？	lailix 2017-8-23	42981	sureking 2017-8-31 18:07

1 ... 261 262 263 264265266 267 268 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31363|排名: 9

快速发帖

浏览过的版块

站长推荐 /1