数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31362|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 264 265 266 267268269 270 271 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ARM Memory IP产生	sukong123 2017-8-15	12930	zhangguo1286 2017-8-15 22:04
[求助] 关于Kintex-7的IODELAY的使用问题 ...2	REDARMY007 2017-6-25	118179	REDARMY007 2017-8-15 22:01
[求助] 求助：xilinx pcie ep例子工程不能为windriver识别	flyboy 2017-8-11	96315	sukong123 2017-8-15 15:27
[讨论] 这种状态机综合出来是什么结果，大家来看下。	kevindas 2017-8-11	63401	越远 2017-8-15 15:22
[求助] 求在viviado中FFT变换用verilog调用IP核的程序代码	kynszbd1 2017-8-15	02730	kynszbd1 2017-8-15 14:42
[求助] 关于xilinx MIG核使用	598135385 2017-8-13	12513	598135385 2017-8-15 13:04
[求助] CIC滤波后位数截断方法	kynszbd1 2017-8-14	13051	cat_wjn 2017-8-14 17:01
[求助] CIC滤波后为啥不是正弦波	kynszbd1 2017-8-14	12311	cat_wjn 2017-8-14 16:57
[求助] guide滤波求助	浪海 2017-8-14	01779	浪海 2017-8-14 15:02
[原创] 写testbench后用Isim、modelsim仿真出现的问题	fwzfwz11 2017-8-13	12250	gaurson 2017-8-14 14:23
[原创] Isim中的仿真问题	fwzfwz11 2017-8-13	12774	haimo 2017-8-14 13:37
[原创] set_max_delay和set_net_delay -max区别	anothermomo 2017-6-28	23576	cxyfisher 2017-8-14 11:59
[求助] VHDL中如何查看LIBRARY IEEE	计日程功 2017-8-14	02215	计日程功 2017-8-14 11:37
[求助] 基于NI-VISA设计PCIE驱动的中断配置问题	1049449312 2017-8-14	02251	1049449312 2017-8-14 10:33
[求助] 职业路口选择 synopsys AE or 三星ic前端设计	wangyangcha 2017-8-13	02302	wangyangcha 2017-8-13 13:53
[求助] 请教一下，各位大神，microblaze调试时候遇到的bug，查了好久没解决。	zhicc 2017-8-12	12621	zhicc 2017-8-12 14:17
[求助] 请教个cadence综合的问题	gzanta 2017-8-11	22880	gzanta 2017-8-12 02:32
[求助] synopsys installer 安装dc时出现permission denied 怎么办？？？ - [悬赏 10 信元资产]	yuanhong96 2015-11-25	96985	星垂晓雾 2017-8-11 15:24
[讨论] FPGA实现灰度直方图均衡化	浪海 2017-8-11	02361	浪海 2017-8-11 09:31
[求助] axi中的地址问题请教	钢铁孙 2017-8-10	02861	钢铁孙 2017-8-10 23:04
[讨论] FPGA读写eMMC速度问题	inrtpnhn 2017-7-2	74510	原子弹001 2017-8-10 20:57
ISE TCAD的一个关于gzip问题	wsdsl 2009-4-3	85827	blueinspur 2017-8-10 20:43
[求助] clock经过IBUFG之后，仿真出来没有值，是红线	scyshuier 2017-8-7	53079	scyshuier 2017-8-10 19:51
[求助] a^a_dly;组合逻辑毛刺	dyytx 2017-8-10	01689	dyytx 2017-8-10 17:16
[求助] ISE13.1 为什么不能keep hierarchy？？？	liukai14052 2017-8-10	02078	liukai14052 2017-8-10 17:16
[求助] MAP出错，求助贴	Dream_cluster 2017-8-10	02352	Dream_cluster 2017-8-10 15:23
[求助] synplify综合后的EDN文件能反推出原始代码么？	wiky2012 2017-8-10	01873	wiky2012 2017-8-10 13:40
[求助] 通过USB Blaster线用JTAG模式无法对Altera FPGA编程	zzone 2011-5-13	510337	Frederick8 2017-8-9 10:20
[求助] Vivado2013.4使用FFT仿真问题 - [悬赏 100 信元资产]	jiaoxiake 2015-12-4	33823	modelsim64 2017-8-9 09:45
[求助] XILINX A7 PCS_PMA的初始化时间约2.3毫秒	nj_yanglu 2017-8-8	02542	nj_yanglu 2017-8-8 16:32
[求助] D触发器描述	哈哈1234 2017-7-31	73600	2740710202 2017-8-8 15:41
[求助] 求助：ISE EDK上的clock generator报错，不知道怎么解决	nerochen 2017-8-7	32184	nerochen 2017-8-8 11:21
[求助] PCI DMA Initiator读方式每次读请求后需重试多次	12089044 2017-8-8	01972	12089044 2017-8-8 10:42
[求助] 求购FPGA板卡	alexlhuo 2017-8-7	12755	freefpga007 2017-8-8 10:11
[求助] PC与FPGA通过网口发送文件，20M左右，求大家推荐好用的发包软件	zkmmiss 2017-8-3	93439	zkmmiss 2017-8-8 09:26

1 ... 264 265 266 267268269 270 271 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31362|排名: 9

快速发帖

浏览过的版块

站长推荐 /1