设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于Kintex-7的IODELAY的使用问题
12
返回列表 发新帖
楼主: REDARMY007

[求助] 关于Kintex-7的IODELAY的使用问题

[复制链接]
 楼主| 发表于 2017-8-15 21:37:14 | 显示全部楼层
本帖最后由 REDARMY007 于 2017-8-16 23:06 编辑

回复 7# shanefly 试了一下，如下图所示： 微信图片_20170816230546.jpg 微信图片_20170816230526.jpg
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-8-15 22:01:37 | 显示全部楼层
本帖最后由 REDARMY007 于 2017-8-16 23:07 编辑

回复 7# shanefly 增加了LOC约束之后，布局布线变得非常慢。
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-30 13:23 , Processed in 0.016108 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表