设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于Kintex-7的IODELAY的使用问题
12
返回列表 发新帖
楼主: REDARMY007

[求助] 关于Kintex-7的IODELAY的使用问题

[复制链接]
REDARMY007
 楼主| 发表于 2017-8-15 21:37:14 | 显示全部楼层
本帖最后由 REDARMY007 于 2017-8-16 23:06 编辑

回复 7# shanefly 试了一下，如下图所示： 微信图片_20170816230546.jpg 微信图片_20170816230526.jpg
回复 支持 反对

举报

REDARMY007
 楼主| 发表于 2017-8-15 22:01:37 | 显示全部楼层
本帖最后由 REDARMY007 于 2017-8-16 23:07 编辑

回复 7# shanefly 增加了LOC约束之后，布局布线变得非常慢。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 16:18 , Processed in 0.020803 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表