哪位大神指导下我让我成功驱动这块芯片在输出端打出时钟信号

pandapigwtj · 发表于 2017-6-29 13:32:25

回复 10# huan1986

OK，老铁你的意思就是根据datasheet里面给的LMK03000的时序图里面的时间要求，对比我的仿真图里面看实际的对应的时间要求是否满足条件吧，我现在去看一看，马上给你答复。

a64thlon · 发表于 2017-7-1 21:21:14

DatauWire和CLKuWire是同时变化的，不满足LMK03000的setup & hold

a64thlon · 发表于 2017-7-1 21:22:24

1：将CLK方向输出给LMK
or
2：输出一个freq/2的clk给LMK

pandapigwtj · 发表于 2017-7-3 09:20:53

回复 12# a64thlon
老铁能不能说详细点呢，我知道之前出的问题在哪里了，就是说我的clkwire上面的时钟和datawire上面的数据均由clk来产生，而且是clkwire上升沿产生数据，所以setup与hold时间没法保持，我后来改成了下降沿产生数据，这样错开了半个周期，然后我给的10MHz的时钟，这样周期就是100ns，这样可以满足datasheet中的建立和保持时间，我稍后把在modelsim中的仿真图贴上来。即使是这样的话，在LMK03000端口还是得不到正确的输出，又懵逼了。方便的话可以留个联系方式，这样请教问题更方便点。

pandapigwtj · 发表于 2017-7-3 09:24:05

回复 13# a64thlon
我之前知道了建立和保持时间并没有满足，因为我是根据clkwire的上升沿打拍子同时产生了数据，所以现在我采用了clkwire下降沿打拍子，这样错开了半个周期，然后采用了10MHz的时钟，由50MHz产生的，这样我觉得满足了datasheet里面的建立和保持时间，稍后把modelsim中的时序仿真图贴上来。由于是第一次写，所以对时序图这块，理解很不到位，还望讲解详细点。谢谢