在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design attachment 思慕悟言 2024-4-13 0163 思慕悟言 2024-4-13 18:23
[原创] 如何学好数字IC前端设计 新人帖  ...2 战绽 2024-3-14 14618 战绽 2024-4-13 16:43
[求助] 如何自动对异步fifo进行功能验证? 钢铁孙 2017-4-4 53423 亮晶晶~ 2024-4-13 16:29
[求助] 数字芯片新工艺评估流程 新人帖 zhx_sm 2023-2-6 2946 FrozenlipX 2024-4-12 15:54
[求助] spyglass 做nlint分析为什么不报位宽不匹配? attach_img janlesion 2022-9-21 71970 IC求知者 2024-4-12 14:58
[求助] 求助实现一个公式的计算 attach_img yl_070 2024-4-12 2221 yl_070 2024-4-12 14:38
[讨论] 每个RTL文件都要加timescale吗? scutlee 2024-4-10 3257 kk2009 2024-4-12 13:05
[讨论] 感觉数字比模拟需求大的多, 准备转数字ic设计了  ...2 j1j1j1 2024-4-11 14732 j1j1j1 2024-4-12 09:07
[资料] Code:The Hidden Language of Computer Hardware,2nd ed @2023 attach_img  ...2 2046 2022-11-11 192579 alenanderson 2024-4-11 22:13
[求助] 请教各位,verdi波形查看,打开波形后部分信号是NF  ...2 kdfeifeng 2018-4-19 1420850 wanhlin 2024-4-11 17:38
[原创] 用物联流量卡的监控器能改变移动流量卡吗 attach_img 我威keniukaka 2024-4-11 0162 我威keniukaka 2024-4-11 17:38
[求助] questasim仿真时选择simulate without optimization报错 fuxiaolicaicai 2020-5-11 53625 Zel 2024-4-11 17:00
[求助] 逻辑综合产生的Timing 和 Cell报告中的属性是什么意思? attach_img Wade_ 2024-4-11 0169 Wade_ 2024-4-11 16:36
[讨论] 做矿机芯片的好跳槽么??  ...2 scutlee 2024-3-17 10648 scutlee 2024-4-11 13:58
[讨论] 弄错 新人帖 jy7 2024-4-11 0181 jy7 2024-4-11 12:01
[讨论] 一组bus的很多根线一起引到芯片外部,如何保证延时一样呢?? scutlee 2024-2-23 4447 丰少 2024-4-11 11:33
[求助] VERDI 波形怎么显示字母.问题. attach_img  ...2 wdm518 2012-1-12 1614559 xjtudddwww 2024-4-11 10:48
[求助] USB3.0协议中,传输的burst size是什么意思呢 ll_uestc 2024-3-13 7289 ll_uestc 2024-4-11 10:15
[资料] 北京交通大学2021数字集成电路设计课件 attachment  ...2 SUHOZhang 2022-3-1 183715 cmmjava 2024-4-11 02:33
[原创] Cadence Xcelium18.03 在 Centos7 系统安装流程 新人帖 目光所至是远方 2022-12-28 22609 cmmjava 2024-4-11 02:28
[原创] 逻辑综合重点解析(Design Compiler篇) attach_img  ...234 iNostory 2019-2-2 3123296 jeannyhuang 2024-4-10 19:38
[原创] 这个消息可靠吗? 新人帖 长啸天歌 2024-4-9 2337 长啸天歌 2024-4-10 09:02
[原创] 抛砖引玉,同步器(三) attach_img digest immonster 2012-12-24 76727 小鸟探戈 2024-4-9 17:32
[原创] Verilog语法精粹  ...234 johnny1209 2012-3-18 3121606 free_dreamer 2024-4-9 16:42
悬赏 [求助] 跪求文档 dwc_ddr4_multiphy_pub_databook 新人帖 - [悬赏 100 信元资产] attachment sanshi623 2024-4-8 4293 sanshi623 2024-4-9 15:45
[原创] spyglass脚本命令 attachment  ...23456..14 夏尔 2019-12-7 13836321 苍穹521earth 2024-4-9 14:42
[求助] 求一个eflash的仿真模型 icxinren 2021-9-29 51870 afineday 2024-4-8 19:53
[求助] 咨询.18工艺下IO PAD对输入时钟频率大小的要求 attach_img  ...23 agumonx 2021-8-4 276135 我要去NV數位 2024-4-8 18:11
[原创] 寻找数字IC设计的小伙伴 stellavip 2024-4-1 2336 yjfzzz 2024-4-8 17:53
请问designware 怎么在fpga上应用? attach_img  ...234 sylkyo 2008-6-3 3915691 heidong123 2024-4-8 17:27
[求助] DC综合时时序约束 get_pins data_reg/D找不到,但是在compile_ultra之后可以找到,请大神指点这....  ...2 yuming_ziyi 2022-12-16 142812 ahzhangyq 2024-4-8 17:21
[原创] BT5.4 Release_Note attachment qianqian123 2024-1-20 4483 qianqian123 2024-4-8 17:18
[求助] PCIe上电配置内存空间问题 neXtime 2024-4-8 2199 neXtime 2024-4-8 16:51
[求助] 镁光eflash模型 attachment  ...2 erli 2020-7-23 113926 zerohua 2024-4-7 20:59
[资料] AMBA_3_AHB-Lite协议中文版 attachment  ...234 chnlw111 2018-3-11 3110815 dreamfly123123 2024-4-7 16:50
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 08:18 , Processed in 0.017847 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块