数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 21 / 21 页下一页

新窗全部悬赏悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] Vivado的debug core怎么用？ - [已解决] ...2 3 4 5	linghuqiubai 2015-5-27	4757773	Emmet_73 2023-12-5 21:45
[求助] 小弟本科集成电路专业，现在面临选择数字ic设计前端和后端的方向选择，求指教 - [已解决] ...2 3 4 5	ch_5588 2010-12-13	5023678	tangyuxiang 2016-6-29 23:38
[求助] FPGA里的管脚分配中的DQ，DQS，VREF等等都是什么东西？ - [已解决]	箜篌 2011-10-8	320049	箜篌 2011-10-10 10:31
[资料] 求电子书【ModelSim电子系统分析及仿真】 - [已解决] ...2 3	xcrabx77 2012-11-26	2419751	yuanpin318 2018-11-22 21:32
[求助] vivado 中调用uart—lite IP核与PC串口通信问题 - [悬赏 200 信元资产]	naijgnay 2015-10-2	1018128	edwardk 2018-12-18 15:50
[求助] 求组FPGA里的bank具体是个什么意思？我只知道电压不同 - [悬赏 10 信元资产]	箜篌 2011-9-27	918087	ranqi 2021-1-22 22:25
[求助] calibre2015安装问题，如图，求教如何解决 - [悬赏 500 信元资产] ...2 3 4	cyx0610 2016-4-4	3116973	jeffej 2021-8-6 10:05
[求助] 吞吐率应该怎么算 - [已解决] ...2	larlyii 2012-5-20	1415642	larlyii 2012-8-2 09:28
[求助] 哪位大神指导下我让我成功驱动这块芯片在输出端打出时钟信号 - [悬赏 150 信元资产] ...2 3 4 5	pandapigwtj 2017-6-27	5014597	pandapigwtj 2017-7-13 11:45
[求助] verdi安装不成功运行license出问题 - [悬赏 500 信元资产] ...2	yuanhong96 2017-4-12	1314569	jiangwencheng 2023-7-30 13:35
[求助] 请教关于Signal Processing Designer的安装... - [悬赏 70 信元资产]	wen1wu9 2010-6-26	714056	frinos 2012-4-4 09:28
[求助] offer选择急救，该选择新思Synopsys还是华为 - [悬赏 100 信元资产] ...2 3	fuxiaolicaicai 2019-10-11	2213918	randolpha 2021-8-24 19:37
[求助] DC综合后的VCS后仿真命令怎么写，需要添加哪些库？ - [已解决]	kekeguda 2013-12-21	913719	sugarlovestudy 2022-8-8 11:07
[求助] 关于FPGA的时钟buffer - [已解决] ...2	linghuqiubai 2015-5-18	1613798	小白9001 2019-2-13 13:58
[解决] quartusII曼彻斯特码解码，波形仿真怎么搞不出来呀，， - [悬赏 50 信元资产]	364366191 2010-10-26	512531	glenchan 2010-10-28 14:28
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2 3 4 5 6	songsong001 2021-5-10	5912444	yuanpin318 2024-4-24 10:04
[求助] Z。。verilog使用中遇到的一个关于高阻的使用的问题，，求解 ...2	Djerly 2012-3-16	1311929	henryshen2000 2012-7-13 16:24
[求助] 求助<Verilog数字VLSI设计教程>lab中的工艺库及DC软件设置 - [已解决] ...2 3 4	sunshine7706 2013-10-9	3311837	kamalnasir 2019-9-11 00:21
[求助] FPGA的保持时间不为正的问题 ...2	zhalvin 2012-5-2	1511639	zcjzcj11 2015-2-8 11:10
[求助] 应届硕士offer选择华为-比特大陆-oppo - [已解决] ...2 3	乱了节奏 2019-10-12	2111455	StephenChan 2020-8-25 13:47
[讨论] 在Xilinx FPGA中如何使用BRAM代替LUT资源 - [悬赏 1000 信元资产]	naijgnay 2015-12-1	911208	zzj0329 2019-9-10 13:08
[求助] windows下使用debussy求助 - [已解决] ...2 3	gg9132qq 2011-12-4	2211112	永远的牛虻 2015-10-29 09:43
[求助] 求v4的XC4VFX140的配置芯片解决方案 - [悬赏 50 信元资产]	gestybear 2011-6-20	110855	110500623 2011-6-24 09:39
[求助] 后仿真反标SDF问题 - [悬赏 100 信元资产] ...2	亭ting 2019-10-21	1910532	zls8874 2023-10-9 15:52
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1710220	xiaochang1 2020-2-12 16:12
[求助] Spartan6的FPGA高温下容易导致FPGA出问题，但是正常室温下就没有问题 - [已解决] ...2 3	wydxxzj@163.com 2018-4-10	219914	wydxxzj@163.com 2018-5-11 22:16
[求助] 不知道如何在设计中例化io_pad - [已解决] ...2 3 4 5	郑伟 2021-11-17	449633	xiaoyuIC 2023-11-10 11:58
[求助] 大佬们，华为CBG终端芯片业务部数字IC岗怎么样啊 - [已解决] ...2	swsr123 2020-11-30	149287	couldnothelp 2021-1-26 14:55
[原创] 求帮助 FPGA 四输入和六输入查表法的性能 - [已解决] ...2	飞翔的鱼儿 2013-9-28	129068	greenwindstudio 2013-10-8 20:37
[求助] quartus ii 工程打开出现问题，求指教？？？ - [已解决]	hitmahao 2014-9-21	58741	hitmahao 2014-9-23 11:04
[求助] 关于FPGA复位信号的几个问题 - [已解决] ...2	linghuqiubai 2015-6-9	148744	higoogle 2015-6-28 17:43
[求助] SATA HOST 传输层要完成哪些状态机？ - [悬赏 200 信元资产] ...2 3	goswami 2014-8-28	218681	jxlannie 2016-11-22 17:34
[求助] Verilog加密后的VP文件如何解密 - [悬赏 100 信元资产] ...2	buzhou2006 2020-7-14	178686	murphy522 2024-2-1 09:47
[求助] XILINX FPGA 中如何实现一个信号的几纳秒的延时 - [悬赏 20 信元资产] ...2	从这一刻信仰 2016-7-10	168599	faker_song 2017-12-19 17:34
[求助] lattice利用vcs仿真库添加不进去问题 - [悬赏 200 信元资产]	chenlidong 2020-2-8	98514	chenlidong 2021-12-13 14:03

12 3 4 5 6 7 8 9 10 ... 21 / 21 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30141|排名: 6

快速发帖

站长推荐 /2