关于FPGA复位信号的几个问题

linghuqiubai

关于FPGA的复位信号，一直有几个疑问，请高手们指点一下。
1.复位信号需要采用全局时钟网络布线吗？我用的是Xilinx的FPGA，也就是需不需要采用BUFG？
2.复位信号的约束需要设置为false path吗？Xilinx的话应该就是TIG语句。
3.在不同的时钟域，复位信号需不需要特殊处理？我一般采用同步复位，那么在不同的时钟域，直接使用复位信号就可以？还是需要用时钟打两拍再用？

表示看过不少资料了，但还是不知道实际操作该怎么用……大牛们教教我吧，谢啦！

xcrabx77

xilinx有个whitepaper专门讲复位的，楼主可以去找下看看。记得里面建议是用同步复位，和少用复位。
复位用bufg我是做过的，如果你bufg多的话可以把复位接到bufg上，因为rst扇出较大，占用了全局布线资源后就相对减少了其他布线资源的使用，使其他的布线更容易。
复位接TIG我也干过，一般复位都是多个时钟周期，不参与约束一般也不会有太大的问题。
不过复位还是需要先处理到不同时域，用一个专门的模块同步比较好。一般都一套固定的手段处理成同步复位信号的，楼主可以去找找，以后套用就行。

xduryan

1，没见过复位信号接BUFG的，可能你看了很多资料或者辅导书说对于扇出大、偏斜要求高的信号可以走全局时钟网络；2，TIG个人觉得如果不是高手的话轻易不要用，我只在生成Xilinx的pcie核的时候，会产生一个ucf文件，ucf文件对pcie核的sysreset加了TIG约束；
3，不管你用的是同步复位还是异步复位同步释放的方式，针对不同的时钟域，最好对复位都进行同步处理，即最好有一个复位模块，来为每个时钟域重新生成同步的复位信号

linghuqiubai

回复 2# xduryan

很有帮助！多谢！

还有一个问题，如果我不用全局时钟网络，复位信号又在整个工程中都会用到，对于离复位管脚比较远的地方，可能复位信号传过去延迟很大，甚至超过一个时钟周期，没法儿满足时序要求。如果不设置TIG的话，是不是要设置多周期约束呢？

xduryan

哥。我给你跪了，太高深了，我玩不了

wmlsia

路过学习学习

鹦鹉秋

学习学习，好多东西都不懂

linghuqiubai

回复 4# xduryan

呃，首先，人家是妹纸。。。其次，求答案呀！

菜鸟要飞

路过学习学习

lymhust

实际IC设计中，端口输入的复位信号都需要经过打两拍同步到本时钟域下后再使用，在进行综合时需要设置false path或者ideal network，到icc的时候会走专门的复位树。
FPGA中一般不许要对复位进行false path, 工具会默认自动处理的。

注意false path的用法，不能随便用。