求帮助 FPGA 四输入和六输入查表法的性能

windflood · 发表于 2013-10-8 09:58:17

回复 1# 飞翔的鱼儿

既然LUT是RAM结构，你这儿看代码分析路径有何意义？

coyoo · 发表于 2013-10-8 11:41:54

回复飞翔的鱼儿

既然LUT是RAM结构，你这儿看代码分析路径有何意义？
windflood 发表于 2013-10-8 09:58

登录/注册后可看大图

说LUT是RAM结构，是指理论上认为是这样的；而实际实现的时候LUT的各个输入端口到LUT内部的路径是有差异的，这个可以查询Altera的相关文档。

greenwindstudio · 发表于 2013-10-8 20:37:02

对于组合逻辑量较多的设计，LUT大点会好一些。对于时序逻辑较多的设计，LUT过分大的话会增加不必要的延时，导致性能下降。一般FPGA厂家采用4输入或者6输入也算是在经验上取得的一种较优的折衷吧～

[原创] 求帮助 FPGA 四输入和六输入查表法的性能