在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
公告 公告: 大附件建议上传在云盘,然后分享链接(可以自行设定下载积分) jackzhang 2025-1-14    
全局置顶 隐藏置顶帖 完全免费(参与奖励300信元):《SoC设计系列课程》(视频+资料包) attach_img  ...23456 论坛管理员-1 2025-6-10 5914748 looneyxp 2025-7-8 11:27
全局置顶 隐藏置顶帖 年薪:100万-150万 招聘高级模拟ic设计工程师! 创芯讲堂运营 2025-4-23 66308 Justin2025 2025-6-16 10:47
全局置顶 隐藏置顶帖 ISSCC 2008-2025 全集(论坛帖子链接汇总)  ...234 leonhao 2025-2-27 3220665 w02980 2025-6-15 19:56
全局置顶 隐藏置顶帖 工业电子元器件物料在线查询下载  ...2345 jackzhang 2024-6-3 4937464 infortrans 2025-6-10 08:06
  版块主题   
Yuki_IC2024-12-155384zhh1242025-5-20 21:53
投票 [讨论] 作为IC设计的你,实际coding的时间占你工作时间的多少?  ...23 Mr.F_zyd 2023-10-18 2314851 184255 2 小时前
[原创] NVMe高速传输之摆脱XDMA设计14:NVMe初始化状态机设计 attach_img New xianuser 昨天 17:04 070 xianuser 昨天 17:04
[原创] NVMe高速传输之摆脱XDMA设计13:PCIe初始化状态机设计 attach_img New xianuser 昨天 17:02 053 xianuser 昨天 17:02
[转贴] 特权同学倾情奉献9G海量FPGA学习资料 goodbey155 2016-5-23 85285 Jeff1010 昨天 10:52
[原创] XILINX GTX/GTP 使用小结  ...23 lucien_1986 2012-3-8 2417049 hdg 昨天 10:51
投票 [统计] 你是用VHDL还是用Verilog HDL?  ...23456..89 buley 2011-9-8 888228638 dennisi123 前天 21:10
[原创] low power RTL 设计优化 attach_img digest  ...23456..34 yaya126 2017-9-9 331149649 mouR 前天 18:06
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 180124404 tangryshe 前天 16:51
[资料] AXI3 AXI4 protocol巨详细分析,有助于准确理解协议 attachment  ...23456..28 masaka_xlw 2016-9-14 27875896 KwonJunHyun 前天 16:40
投票 [求助] 职业规划建议【5G基站 or Modem/ISP】 yooooPai 2025-5-29 2800 Carmelo 前天 15:43
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9854575 Lotusy 前天 15:43
[求助] 求助大神!xilinx的7 Series FPGAs在最终配置失败之后会清空Configuration Memory吗? New 喻相得 5 天前 3192 mgc455 前天 15:12
[资料] Synplify Pro User Guide 用户手册 2019.03 attachment  ...23456..29 尐翟 2020-9-8 28855240 andersondon 前天 09:55
[原创] NVMe高速传输之摆脱XDMA设计12:系统初始化 attach_img New xidianuser 前天 08:49 098 xidianuser 前天 08:49
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..8 杰克 2021-7-10 7157802 1326870639 3 天前
投票 [讨论] 这样写代码是不是应该叉出去!  ...2 yangqi666 2024-10-6 178000 ldd-1987 3 天前
投票 [原创] 数字IC设计(IC前端|FPGA|ASIC)方向可以发sci论文吗? albe2t 2024-6-6 84181 watern 3 天前
[求助] 一个位宽超过32bit的信号复位直接给'd0会有问题吗?  ...2 New 隔壁小吴 5 天前 10355 Challensys 3 天前
[转贴] 想问下是否能直接查看design内部各个模块的power group功耗 New nic23 3 天前 1107 Patrick0809 3 天前
[其它] dhi Mike zero / mke+ /west 2023 /2025 attach_img New pony0 4 天前 1219 zhangshiwei 3 天前
[原创] NVMe高速传输之摆脱XDMA设计11: 性能监测寄存器设计 attach_img New xidianuser 4 天前 1235 zhangshiwei 3 天前
[转贴] CYMCAP 9.0 最新 attach_img New pony0 4 天前 0180 pony0 4 天前
[资料] 复旦大学开源芯片设计--H.265/HEVC Encoder IP Core V2.0 attachment  ...23456..10 running13 2020-3-5 9031258 chuniee 4 天前
[原创] NVMe高速传输之摆脱XDMA设计10之DMA控制单元设计 attach_img New xidianuser 4 天前 0131 xidianuser 4 天前
[原创] spyglass脚本命令 attachment  ...23456..15 夏尔 2019-12-7 14846719 guokai820 4 天前
[资料] nord flash操作注意事项及M25P32手册 attachment New xf2016 4 天前 0138 xf2016 4 天前
投票 [调查] 用阻塞赋值还是非阻塞赋值描述组合逻辑? attach_img kathywh 2020-8-6 74423 adonics1975 4 天前
[求助] spyglass ResetFlop-ML规则问题 New mrlong 4 天前 090 mrlong 4 天前
[求助] 求一份Spyglass CDC rule reference Guide。万分感谢 attach_img  ...23 入迷 2022-8-19 289085 ZhengQC 4 天前
投票 [讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖 attachment  ...234 茶艾 2023-11-22 368890 409云 5 天前
投票 [调查] 集成电路设计是选模拟方向好 还是数集 或者 射频?  ...23456..18 mos管 2012-5-13 174101926 daviehj 5 天前
[资料] VC Spyglass全套资料,包括vc_static平台 attachment  ...234 ICer_hao 2024-6-5 335430 CDC140L 5 天前
论坛管理员-12024-11-1817730063fpga_c2025-6-16 11:11
[原创] NVMe高速传输之摆脱XDMA设计9之队列控制单元设计 attach_img New xidianuser 5 天前 0161 xidianuser 5 天前
[原创] NVMe高速传输之摆脱XDMA设计8之初始化控制单元设计 attach_img New xidianuser 5 天前 0154 xidianuser 5 天前
[资料] 数字IC资料软件虚拟机免费分享 新人帖  ...23 cong.ma 2025-2-19 262974 KwonJunHyun 5 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-6 03:50 , Processed in 0.023605 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块