数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31348|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 561 562 563 564565566 567 568 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[解决] 怎么样阅读fpga综合生成的文件？	284294022 2012-12-3	05127	284294022 2012-12-3 11:12
[求助] 谁能告诉我，能找到FPGA的工作吗？ ...2 3 4	小钱 2012-11-3	3413277	Johny_2012 2012-12-3 09:10
xilinx与altera比较，那个更好些？请指教 ...2 3	blade55 2008-6-24	2515509	Johny_2012 2012-12-3 08:59
[求助] 请问谁有altera crc compiler的破解license啊？	orientview 2011-12-13	23990	horace89 2012-12-3 07:20
[求助] 静态时序报告setup slew为负和 par 状态显示的为啥不同	yangchao1t 2012-11-19	38250	yangchao1t 2012-12-2 23:14
[讨论] sata2协议学习 ...2	wangshiminking 2010-12-8	1010102	tiangua 2012-12-2 22:35
[求助] 关于fpga开发的新手问题	dreamzhan 2012-11-28	42645	tiangua 2012-12-2 22:31
[求助] 求 xilinx RAMB16 产生器?	nono2000 2012-12-1	22002	tiangua 2012-12-2 22:29
[求助] dw8051是几级流水阿,几级堆栈阿.谢谢!!	yangjhua9161 2012-12-2	12440	tiangua 2012-12-2 22:19
[求助] QuartusII 状态机视图显示不完全，问题在哪里？	myrfy001 2012-12-2	07211	myrfy001 2012-12-2 21:40
[求助] chipscope信号观测	gxiaob 2012-8-11	73589	Johny_2012 2012-12-2 20:43
FPGA最多能跑多少M时钟由什么决定? ...2 3 4	paperfly 2008-3-23	3514260	Johny_2012 2012-12-2 20:15
[讨论] 负的skew值对时序木有影响吧	shxr 2012-10-9	12397	Johny_2012 2012-12-2 20:01
[求助] 求助：FPGA内部（底层）模块三态门的拆分	musanqing 2012-11-21	25455	musanqing 2012-12-2 19:39
[求助] 关于verilog和vhdl赋值不同的现象	nano_dv 2012-11-22	93373	pontiff 2012-12-2 18:43
[讨论] upf 中不同power domain 在DC怎么综合?	jiazhuliang 2011-3-4	48506	教父 2012-12-2 15:37
[求助] 求教一个问题，关于“#”	wangzhe3171 2012-12-1	93635	教父 2012-12-2 15:24
[求助] 状态机的others状态中应做什么？	robotouch 2012-11-28	82808	分特 2012-12-2 01:29
[讨论] 在编译综合后产生的网表文件是否包含时序约束信息讨论	xkxaut0701 2012-11-5	33781	fengwu0805 2012-12-1 21:06
[求助] Astro 后做ATPG 仿真失败	hxyufei 2012-11-29	12511	分特 2012-12-1 20:26
请问在modelsim中如何察看内部信号？ ...2	becoll 2008-5-3	1510425	kopjack 2012-12-1 19:17
[原创] case 中可用x吗？ ...2 3	小钱 2012-10-23	218825	小钱 2012-11-30 21:09
[求助] 使用xterm如何设置字体？	elec_zxm 2012-11-30	11685	zhq415758192 2012-11-30 19:51
[求助] verilog的问题 ...2	fengyiyong 2012-11-26	165025	fengyiyong 2012-11-30 19:45
[求助] removal violation 的ECO问题	liuguojia612 2011-5-29	33099	jrmjrf 2012-11-30 18:46
[求助] 异步时序通信都有哪几种方法	tjxgz 2012-9-24	73856	jrmjrf 2012-11-30 18:40
[求助] soc设计常用什么总线	574920045 2012-11-29	93246	飞扬紫百合 2012-11-30 17:00
[求助] 本科毕设做这个难度会不会太高	lyc3981714641 2012-11-30	24328	飞扬紫百合 2012-11-30 16:59
[求助] 请教一个小白问题	easelive 2012-11-29	83274	yp19890718 2012-11-30 16:56
[求助] uart16550	574920045 2012-11-30	02200	574920045 2012-11-30 16:50
[求助] 请大神推荐带ＵＳＢ２．０的ＦＰＧＡ开发板	sgcseu 2012-11-30	01970	sgcseu 2012-11-30 15:34
[求助] 双端口RAM的原理是什么？	meteoryzy 2012-11-29	75733	meteoryzy 2012-11-30 11:31
[求助] 信号上升沿的判断d	jm2000 2012-11-29	86095	jm2000 2012-11-30 11:11
[求助] scaler仿真时出现的错误	adu5229543 2011-12-2	43704	zhhwss 2012-11-30 01:20
[求助] gige fpga sdram	tangate 2012-11-29	12406	xianrenwang 2012-11-29 22:36

1 ... 561 562 563 564565566 567 568 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31348|排名: 8

快速发帖

浏览过的版块

站长推荐 /2