QuartusII 状态机视图显示不完全，问题在哪里？

myrfy001

用以下代码实现对输入信号中连续三个1的检测，当检测到连续的三个1后输出一个高电平。要求用状态机实现，代码如下。

问题:

代码在仿真是工作正常，但是在状态机视图中没有显示出完整的状态转换图，请问是代码有问题吗？比如存在一些隐含的错误？

另外，如果把状态机中S1,S2,S3中的任何一个状态不让其返回S0，那么可以得到一个相对完整的转换图，但是，一旦S1，S2，S3均有一条路径返回S0时，S1，S2,S3返回S0的路径就会同时消失掉，这是为什么呢？

1. 
   
2. module mypro(
   
3.     clk,
   
4.     rst_n,
   
5.     din,
   
6.     dout
   
7.     ); input clk;
   
8. input rst_n;
   
9. input din;
   
10. output reg  dout; parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;
    
11. 
    
12. reg [1:0] currentstate,nextstate;
    
13. 
    
14. always @ (posedge clk or negedge rst_n)
    
15. begin
    
16.   if (!rst_n)
    
17.   begin
    
18.    currentstate<=S0;
    
19.   end
    
20.   else
    
21.    currentstate<=nextstate;
    
22. end always @ (currentstate or din)
    
23. begin
    
24.   case (currentstate)  
    
25.   S0:
    
26.    begin
    
27.    dout=1'b0;
    
28.     if(din)nextstate=S1;
    
29.     else nextstate=S0;
    
30.    end
    
31.   S1:
    
32.    begin
    
33.     dout=1'b0;
    
34.     if(din)nextstate=S2;
    
35.     else nextstate=S0;
    
36.    end
    
37.   S2:
    
38.    begin
    
39.     dout=1'b0;
    
40.     if(din)nextstate=S3;
    
41.     else nextstate=S0;
    
42.    end
    
43.   S3:
    
44.    begin
    
45.     dout=1'b1;
    
46.     if(din)nextstate=S3;
    
47.     else nextstate=S0;
    
48.    end  
    
49.   endcase
    
50. end
    
51. endmodule
    

复制代码