数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31348|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 559 560 561 562563564 565 566 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] spartan 6 dcm core 输出的第2个时钟为啥只能1倍频或分频	yangchao1t 2012-12-12	43231	yangyuf1 2012-12-13 16:40
[求助] 有人会用verilog编写出基2的64点FFT和IFFT。急求。有酬金。	jaenny 2012-12-13	02090	jaenny 2012-12-13 12:10
[求助] gmake 命令的应用	yangjhua9161 2012-4-24	32977	u678 2012-12-13 11:58
[求助] fifo的latticeIP核	574920045 2012-12-13	02112	574920045 2012-12-13 09:15
[讨论] 加法器，乘法器到底有什么用？	momodewo1212 2012-4-11	95757	yushuiyang1986 2012-12-12 23:49
[讨论] 基于EDK的fpga设计-时钟选择问题	qswsjs 2012-12-12	49927	qswsjs 2012-12-12 20:06
[求助] ahb hreadyout信号问题	saixiliya 2012-12-11	25633	yangyuf1 2012-12-12 17:48
[求助] DC多核运行	bu2caiguai 2012-3-16	74982	zeushuang 2012-12-12 14:22
[求助] 加入延时模块后，时钟不见了	hengjian0109 2012-12-10	22192	wojiaomazhichao 2012-12-12 14:09
[求助] 一个有关于case语句的问题	lvlv2011 2012-12-10	611977	qiudanyi1 2012-12-12 14:00
[求助] Xilinx Chipscope	bjutzhang 2011-9-1	22715	Issac_lee 2012-12-12 10:34
[求助] 网表仿真时状态机的state的state[0]总是z状态	315004910 2012-11-12	52802	thunderwalk 2012-12-12 10:04
[求助] offer比较：synopsys和marvell	wangalong 2012-12-7	32314	tjzcl 2012-12-12 10:00
[求助] GPIO	574920045 2012-12-8	52645	574920045 2012-12-12 09:10
[求助] xilinx IP 核	mazama 2012-10-19	11893	imlaohe 2012-12-11 22:16
[讨论] 在两个分开的Always语句中，类似的语句怎么输出结果步一样？	frankjintao 2012-11-28	73498	frankjintao 2012-12-11 20:41
[原创] 这个问题难倒了很多人，关于时序约束 ...2	ICSYS 2012-12-1	115878	ysxiliu 2012-12-11 18:17
[求助] DC综合后看输入到输出的延时	322512lu 2012-12-9	32413	yangyuf1 2012-12-11 18:01
[求助] 请问哪里看综合后门的总数呢	paopaochong 2012-12-4	52512	薇儿安蓝 2012-12-11 16:51
[求助] loop语句	574920045 2012-12-10	42304	elec_zxm 2012-12-11 16:33
[求助] 求推荐好用的文本编辑器 ...2	ysxiliu 2012-12-6	107030	elec_zxm 2012-12-11 15:30
关于时钟提取 ...2 3	volcasnow 2004-8-23	2410977	3637320230 2012-12-11 14:54
键盘扫描时使用CASE语句产生的奇怪问题	hugooh 2008-6-3	33135	elec_zxm 2012-12-11 14:38
[求助] 跨板阻抗匹配的问题	xuruomu 2012-12-10	96263	chugnhsienlee 2012-12-11 13:14
[原创] DDR II调试不知道怎么着手？？跪求调试步骤！！！	q3634098 2012-12-8	32515	q3634098 2012-12-10 19:30
[求助] altera 使用partition后资源不够	tide 2012-12-6	23977	abab8780000 2012-12-10 17:44
[求助] 请叫一个FPGA不稳定的问题	jamesning 2012-12-6	83894	abab8780000 2012-12-10 17:34
[求助] quartus中的simulation不能获取问题	renzhu2008 2012-12-10	01725	renzhu2008 2012-12-10 17:05
请问综合后仿真路径延迟反标时找不到触发器的路径延迟路径的问题？	yifan225 2005-9-2	44480	czqczqczq28 2012-12-10 15:39
[求助] ISE工程打不开	houjibin 2010-3-14	47188	箭猪zjy 2012-12-10 11:08
[求助] verilog parameter的使用问题	yushuiyang1986 2012-12-7	514638	ysxiliu 2012-12-9 22:19
[求助] vhdl ds18b20	addingmm 2012-12-9	02313	addingmm 2012-12-9 16:53
[求助] 求解verilog	fengyiyong 2012-12-7	62495	xmffsf 2012-12-8 20:49
[求助] modelsim6.5仿真时存在的一个问题！！！	furnace 2012-12-8	02221	furnace 2012-12-8 14:32
[求助] 请大神推荐带ＵＳＢ２．０的ＦＰＧＡ开发板	sgcseu 2012-11-30	73400	tiangua 2012-12-7 23:43

1 ... 559 560 561 562563564 565 566 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31348|排名: 8

快速发帖

浏览过的版块

站长推荐 /2