关于时钟提取

volcasnow · 发表于 2004-8-27 10:59:11

[这个贴子最后由volcasnow在 2004/08/27 11:01am 第 1 次编辑]

昨天仔细想了想，实现了时钟的提取。不过是从NRZ信号中提取的时钟，但我想从HDB3信号中提钟也应该是一样的。我将过程简单说一下，大家帮我看看有什么不妥。
1。边沿检测。我的系统中已经有了高频时钟，32.768MHz，16倍的E1信号频率，由晶振产生，送入FPPGA芯片自带的锁相环产生其它频率的时钟和它自身，这些时钟的相位是对齐的。因此我没有单独设计DPLL，而直接用32.768MHz的时钟来检测输入NRZ信号的边沿，这里检测上升沿，得到边沿指示信号。
2。时钟分频。采样计数分频的方法，对高频时钟进行16分频，以得到2.048MHz的数据时钟。分频时需注意，每当边沿指示信号到来时，要将计数器强制清零，重新计数。
经过以上两个步骤，就从输入的NRZ数据中提取了相应的时钟信息。

一些疑问：
换成HDB3格式的信号时，可以将正反两路信号进行或（or）操作，得到合成信号，然后再利用上面的方法从合成信号中提取时钟。由于是从E1线路上接收信号，信号质量满足一定标准，频偏小于+/-50ppm。在这种条件下，可否考虑直接应用生成的时钟？
希望大家一起讨论！

birds · 发表于 2004-8-27 15:59:07

我做过USB和曼切斯特编码中提时钟，一般原理是用比定义好的时钟高四倍的的频率来提起，例如对全速12M的USB数据流，要48M的的时钟，曼码也查不多如是，如果大家看一下USB控制芯片，例如CYPRESS的，一般都要有一个48M的时钟，或经过锁相后达到48M。但这些都是建立在数据流中时钟不变的前提下的。

birds · 发表于 2004-8-27 16:03:26

我用的方发和 volcasnow一样，4M的也可以，不过相位不能完全保证。

volcasnow · 发表于 2004-8-30 10:51:42

birds，你所说的相位不能完全保证是什么意思？能具体说说吗？

birds · 发表于 2004-8-31 09:59:29

主要是指提取出来的时钟在固定的周期内只出现一个上跳和下降沿，但出现的时间可能会变化，而且两个沿之间的时间会变化，但由于同步数据是更始终完全同步，只要在上跳和下降的时候数据已经稳定（考虑setup hold)，就可以了。8倍甚至更高倍的始终可能不会出现这些情况，但时钟主要是用来锁存数据的，相位不是很重要，如果是模拟信号，相位倒是很重要。

volcasnow · 发表于 2004-8-31 14:42:07

多谢birds的指点！
大家多讨论

angelzhang · 发表于 2004-8-31 15:02:05

那么请问Birds,如果不考虑相位误差的话,当输入的数据流的频率来回摆动时,是不是会出现累积误差,除非可以动态锁定频率.

birds · 发表于 2004-8-31 16:07:51

频率都是事先约定的，例如说100M/10M自适应网卡，频率只有两种，没听说有30，50M的。就USB协议来说，2.0要么480M，要么12M，没其他选择，但是由于种种原因，我们不能确保频率永远在我们指定的频率上，实际上它可能在一个小范围内波动，例如受到其他信号的干扰等，这样的话就要用更高倍的采样频率来提取。目前来讲，我们只能祈祷频率的波动在器件和设计方法可接受的范围。但我想肯定已经有现成的可靠的方法来处理这些问题。我想卫星和地面的通讯非常复查，波动也会相当厉害，希望有那位高手能指点一二。

volcasnow · 发表于 2004-8-31 16:38:04

我没有考虑频偏的问题。因为我从传输线路上接收E1信号，我想信号质量应该有保证的。
对于移动通信，我略知一二，说出来大家不要笑话我就好了。
在移动通信中，同步十分重要。由于通信的两端之间存在相对速度，所以会产生doppler频移，它会叠加在载波中。因此接收端应该有载波跟踪的算法，以此来消除doppler频移造成的影响。当然，除了载波同步，还有其它同步。
不知说的对不对，好像有点跑题

roamer007 · 发表于 2004-9-2 11:25:43

能否贴个曼砌斯特编码（NRZ）的时钟提取程序，给大家研究一下呀

关于时钟提取