数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 557 558 559 560561562 563 564 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 急急急！！！FPGA无法接收到DSP发出的SRIO包	apple1990 2012-12-3	35880	apple1990 2012-12-5 09:23
[求助] 请教这几种编码，结果有什么不同，因为什么？	nano_dv 2012-11-29	52404	falloutmx 2012-12-5 09:23
[求助] win7 modelsim SE6.2b run 不起来，求助	david_aaa 2012-12-2	73368	david_aaa 2012-12-4 23:22
[求助] CYCLONEII_SAFE_WRITE 设定无效?	nono2000 2012-12-4	12179	nono2000 2012-12-4 18:13
[求助] 请问国内有哪些好的FPGA开发板提供商？	sgcseu 2012-11-30	52662	sgcseu 2012-12-4 17:16
[讨论] 做soc芯片设计的前途	smmaxl 2012-12-4	22651	duan_dzj 2012-12-4 16:29
[求助] ucf 引脚绑定	cwj1986521 2010-12-28	74572	薇儿安蓝 2012-12-4 14:00
[讨论] 用modelsim进行后仿真遇到的问题	qiudanyi1 2012-11-26	74197	thinki_cao 2012-12-4 13:09
[求助] EP2S60开发板求助	过路人 2012-12-4	01771	过路人 2012-12-4 11:01
[求助] 未外接复位信号，请问spartan有内部“上电复位”信号吗？	yangchao1t 2012-11-30	63576	mysrain 2012-12-4 00:11
[求助] xilinx 两个DCM 使用的问题，求解...	billzhou06 2012-9-19	68608	anykatest01 2012-12-3 22:02
[求助] Xilinx 时钟问题 DCM PLL	zhaow0422 2012-9-9	32127	anykatest01 2012-12-3 21:59
[求助] 寻找嵌入式图像处理FPGA开发人员	suo110 2012-12-3	32185	suo110 2012-12-3 19:53
[求助] FPGA选型求教，谢谢	fzfh1219 2012-12-3	42317	zmliu418 2012-12-3 18:43
[求助] .lib文件转化为.db文件出错	daiyijun 2012-11-30	35897	eagle654321 2012-12-3 17:28
[解决] 怎么样阅读fpga综合生成的文件？	284294022 2012-12-3	05085	284294022 2012-12-3 11:12
[求助] 谁能告诉我，能找到FPGA的工作吗？ ...2 3 4	小钱 2012-11-3	3412861	Johny_2012 2012-12-3 09:10
xilinx与altera比较，那个更好些？请指教 ...2 3	blade55 2008-6-24	2515310	Johny_2012 2012-12-3 08:59
[求助] 请问谁有altera crc compiler的破解license啊？	orientview 2011-12-13	23921	horace89 2012-12-3 07:20
[求助] 静态时序报告setup slew为负和 par 状态显示的为啥不同	yangchao1t 2012-11-19	38207	yangchao1t 2012-12-2 23:14
[讨论] sata2协议学习 ...2	wangshiminking 2010-12-8	109988	tiangua 2012-12-2 22:35
[求助] 关于fpga开发的新手问题	dreamzhan 2012-11-28	42588	tiangua 2012-12-2 22:31
[求助] 求 xilinx RAMB16 产生器?	nono2000 2012-12-1	21943	tiangua 2012-12-2 22:29
[求助] dw8051是几级流水阿,几级堆栈阿.谢谢!!	yangjhua9161 2012-12-2	12393	tiangua 2012-12-2 22:19
[求助] QuartusII 状态机视图显示不完全，问题在哪里？	myrfy001 2012-12-2	07152	myrfy001 2012-12-2 21:40
[求助] chipscope信号观测	gxiaob 2012-8-11	73519	Johny_2012 2012-12-2 20:43
FPGA最多能跑多少M时钟由什么决定? ...2 3 4	paperfly 2008-3-23	3514011	Johny_2012 2012-12-2 20:15
[讨论] 负的skew值对时序木有影响吧	shxr 2012-10-9	12382	Johny_2012 2012-12-2 20:01
[求助] 求助：FPGA内部（底层）模块三态门的拆分	musanqing 2012-11-21	25392	musanqing 2012-12-2 19:39
[求助] 关于verilog和vhdl赋值不同的现象	nano_dv 2012-11-22	93317	pontiff 2012-12-2 18:43
[讨论] upf 中不同power domain 在DC怎么综合?	jiazhuliang 2011-3-4	48464	教父 2012-12-2 15:37
[求助] 求教一个问题，关于“#”	wangzhe3171 2012-12-1	93536	教父 2012-12-2 15:24
[求助] 状态机的others状态中应做什么？	robotouch 2012-11-28	82738	分特 2012-12-2 01:29
[讨论] 在编译综合后产生的网表文件是否包含时序约束信息讨论	xkxaut0701 2012-11-5	33720	fengwu0805 2012-12-1 21:06
[求助] Astro 后做ATPG 仿真失败	hxyufei 2012-11-29	12434	分特 2012-12-1 20:26

1 ... 557 558 559 560561562 563 564 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /1