数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31010|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 557 558 559 560561562 563 564 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求高倍率分频的设计思路	zzj0329 2012-11-7	22980	zzj0329 2012-11-8 13:45
[求助] ISE生成的ROM模块的大小调整	wgang0224 2012-11-6	12104	wgang0224 2012-11-8 09:44
[求助] vcs覆盖率统计命令	bob_haohao 2012-4-12	710101	jrmjrf 2012-11-8 09:15
[求助] 大家看看这个在VHDL中元件申明verilog常数是不是这样做的？？	xkxaut0701 2012-11-7	22442	xkxaut0701 2012-11-8 09:08
[求助] 关键路径和对应代码	lulugui 2010-5-16	96510	tjzcl 2012-11-8 09:05
关于根据关键路径加约束问题 ...2	landyw 2004-8-27	1115241	tjzcl 2012-11-8 09:00
[求助] DC综合时，关键路径怎么会随着时钟的变化而发生变化那	fanjicong 2011-10-21	84763	tjzcl 2012-11-8 08:58
[求助] 请大侠们帮忙出几个基于FPGA的论文题目	平凡的足迹 2012-10-6	42394	tjzcl 2012-11-8 08:53
[求助] xilinx的综合大家都用什么工具啊？	birdf 2012-11-8	12331	pusher_yxg 2012-11-8 08:41
[求助] 请问在哪里可以找到关于DAC（design automation conference）的资料？	litterstrong 2012-11-7	12062	litterstrong 2012-11-8 08:35
[求助] 余3码的作用（不是余3循环码）	无言之约 2012-11-5	13004	无言之约 2012-11-7 22:54
ECC	hzm2009 2009-7-14	66559	14425324 2012-11-7 21:48
[活动] 求解compile_ultra -spg	ccchunyu2652 2012-11-7	03321	ccchunyu2652 2012-11-7 16:47
[求助] 请帮我看看这段代码有没有问题啊?	yangjhua9161 2012-11-7	22157	henryshen2000 2012-11-7 16:37
[求助] ISE综合之后怎么看reg wire信号	zhaow0422 2012-11-7	19666	Gary.wang 2012-11-7 15:56
[求助] sdram使用切换bank的读写方式会比正常的读写增加功耗吗	ckzuan 2012-11-6	22306	duan_dzj 2012-11-7 15:18
求助！modelsim6.0自动关闭	eedavidtop 2008-3-14	22700	jjftt 2012-11-7 14:48
[求助] 请问哪里有关于DAC（design automation conference）的相关文档资料？	litterstrong 2012-11-7	02471	litterstrong 2012-11-7 14:23
请教各位大虾：综合脚本（synthesis script）是一个什么概念？？ ...2	oulong 2007-4-25	106000	yueqianglxiaxia 2012-11-7 12:50
[求助] ISE设计能否在区域设计布线后把布线完全复制到别的同样大小区域？	yangchao1t 2012-11-6	52078	yangchao1t 2012-11-7 11:06
[讨论] 关于AXI总线和Avalon总线的讨论贴	qb1781 2010-10-24	511808	hawaii_e 2012-11-7 10:46
[讨论] usb phy中的问题	315004910 2012-11-7	01985	315004910 2012-11-7 10:33
[讨论] 信号赋值	574920045 2012-11-7	02030	574920045 2012-11-7 09:31
关于MODELSIM6.0的一个问题	wjx197733 2004-9-15	53428	xhuwlj 2012-11-7 02:21
[求助]ModelSim SE 6.0安装文件	Jakyshark 2005-11-21	13749	xhuwlj 2012-11-7 02:17
求modelsim se 6.0教程	小梅子 2007-3-30	53892	xhuwlj 2012-11-7 02:13
[讨论] Block RAM输出寄存会占用slice中的寄存器吗？	挂在天边的鱼 2012-10-23	64641	挂在天边的鱼 2012-11-6 22:31
[讨论] 一个奇怪的verilog语法	my2817 2012-11-6	05557	my2817 2012-11-6 22:25
[求助] 求助！virtex-4 开发板上芯片时序特性是在哪个文档里，音频采样是用的哪个芯片？ML402	zwl6600233 2012-11-6	01840	zwl6600233 2012-11-6 22:02
[讨论] Altera FPGA 仿真分类	cyberly 2012-10-31	52781	fuyaolong 2012-11-6 21:43
[求助] 大家帮我看看这个verilog代码哪里错了？？？	xkxaut0701 2012-11-6	52660	飞扬紫百合 2012-11-6 18:00
[求助] fft ip核	fallysun 2012-11-6	03016	fallysun 2012-11-6 16:15
[求助] Modelsim 的PLL仿真出现问题（内容见帖子）	csba5201989 2011-4-6	49807	jack123jj 2012-11-6 16:12
[求助] DC综合遇上冲突问题，求解决	moodangel 2012-11-5	84310	moodangel 2012-11-6 16:07
[求助] fpga 视频处理	j200681106 2012-11-5	52795	duan_dzj 2012-11-6 15:22

1 ... 557 558 559 560561562 563 564 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31010|排名: 14

快速发帖

浏览过的版块

站长推荐 /1