EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 553 554 555 556557558 559 560 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求原版的Formal Pro指导手册	bob_haohao 2012-12-20	02763	bob_haohao 2012-12-20 15:01
请教sram问题 ...2 3	darkonly 2008-8-13	258733	vividbearylz 2012-12-19 21:03
[求助] Xilinx器件调试 iMPACT软件使用出现了问题	qing_icefire 2012-12-18	23049	qing_icefire 2012-12-19 16:49
[求助] SO-DIMM为何有两组时钟线?	barrypp 2012-12-19	13508	catcat_2 2012-12-19 14:13
[求助] 如何用简洁的方法实现功能多路相同逻辑的同时触发	watcher123 2012-12-18	52313	watcher123 2012-12-19 13:54
[求助] FPGA生成LVDS宏模块问题	yangweizaixian 2012-12-19	02732	yangweizaixian 2012-12-19 10:55
[原创] 请问有调过SSD2825芯片的么？	atlandis 2012-12-19	02080	atlandis 2012-12-19 10:41
[原创] 这里可以求DE2-115开发板一块吗	zc4049 2012-7-28	11926	littlelijia 2012-12-19 10:25
求助：ISE中启动MODLSIM前仿真时出现的波形怎么是GSR、glbl之类。。	素净 2009-10-29	44465	gjp515872411 2012-12-19 00:00
时序仿真的时候出了点问题，请教各位	dongshusong 2009-11-11	33846	braveboys 2012-12-18 22:58
[讨论] 阻塞与非阻塞赋值的问题	shxr 2012-12-18	22359	acgoal 2012-12-18 21:48
[求助] 【Verilog】实际应用中非阻塞赋值问题	nano_dv 2012-12-17	22299	sunjianty 2012-12-18 21:11
[招聘] FPGA 讨论区最近不够活跃，急需补充新版主来参与管理	jackzhang 2012-12-18	01891	jackzhang 2012-12-18 20:01
[求助] 怎样用FPGA开发板实现AES加密算法	日月木易 2012-11-19	22705	tonyw1007 2012-12-18 13:25
[求助] 又来问个dc综合中module的问题了	284294022 2012-12-17	22590	my2817 2012-12-18 11:31
[求助] verilog：warning： tristates replaced by pull-up	summuy 2012-12-14	32640	acgoal 2012-12-18 08:24
[求助] 關於debussy的NWAVE	eddiesung 2012-12-18	01897	eddiesung 2012-12-18 00:24
[求助] 关于ISE11.1中的一个警告	20100630 2010-11-26	33672	asin28 2012-12-17 22:34
[求助] 救命啊！！！急急急！！	冷月734273606 2012-12-17	22231	冷月734273606 2012-12-17 22:25
[求助] about input delay	yangics 2012-12-17	02040	yangics 2012-12-17 22:14
[求助] Create Generated Clock 找不到 net 线怎么处理?	nono2000 2012-12-17	12460	jun_dahai 2012-12-17 15:42
[求助] keil c51调试器问题	zgj07 2012-12-17	02533	zgj07 2012-12-17 14:58
[求助] 不同相位的时钟	574920045 2012-12-15	43168	haow05 2012-12-17 13:42
[求助] ise不加约束，综合报告(资源使用、最高时钟)有意义吗	yangchao1t 2012-10-15	45459	bulonghu 2012-12-17 10:07
[求助] 一个简单的verilog程序，小数能直接赋值吗 ...2 3 4	tianyu751 2012-5-23	3614845	tiangua 2012-12-16 22:26
[求助] VHDL的变量赋值	daiyijun 2012-12-16	36479	mhleu 2012-12-16 21:37
[求助] 求问ISE原理图设计中如何截取一段总线的一部分组成新的总线	xiaohesdu 2012-12-16	02777	xiaohesdu 2012-12-16 21:19
[原创] FPGA设计思想的异同	爬上岸的小乌龟 2012-12-16	02386	爬上岸的小乌龟 2012-12-16 20:25
[求助] FPGA不要时钟可以工作不？或者说不外接时钟，可以内部通过延时取反电路生成时钟吗？ ...2	everhappy 2011-8-28	1811401	zgje40 2012-12-16 14:53
[求助] pspice与VHDL能否结合使用？	风神0105 2010-11-24	12420	zbf_sjtu 2012-12-16 13:29
[求助] 关于signaltap的问题	qiudanyi1 2012-12-13	21792	Timme 2012-12-16 11:58
[讨论] ISE里能将原理图转为verilog文件吗	hitjlj@sina.com 2012-12-7	510617	ll28 2012-12-15 22:26
[讨论] 交叉时钟域的MultiCycle约束问题	macrohard 2012-12-13	62956	88099988 2012-12-15 21:00
[调查] Quartus II 12.1 怎么都没人下载测试?	nono2000 2012-12-15	02132	nono2000 2012-12-15 13:38
[求助] 半带滤波器用多相实现	110500623 2012-12-8	53764	nicklwang 2012-12-15 12:38

1 ... 553 554 555 556557558 559 560 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1