在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] ISE怎样控制create schematic symbol生成模块引脚位置 wgang0224 2012-11-6 34859 boarbing 2012-11-25 23:19
[求助] 新手做RGMII接口,请教个问题。请高手指点! yan_hg 2012-11-25 01811 yan_hg 2012-11-25 21:55
[求助] 谁有Xilinx 账号,help to dpwnload Bit Accurate C-Model! ferng28 2012-11-25 03278 ferng28 2012-11-25 19:07
[讨论] 有VGA接口转AV接口的线吗 j200681106 2012-11-25 01920 j200681106 2012-11-25 17:42
[求助] 谁有dsp builder 9.0的教程啊 求共享 wx371793214 2012-11-25 01853 wx371793214 2012-11-25 10:46
[求助] ise 14.2 license 过期 yangchao1t 2012-11-24 01838 yangchao1t 2012-11-24 13:39
[求助] verilog中关于端口声明的一点疑问 bookbike 2012-11-16 76482 教父 2012-11-24 11:47
[求助] 问一个license的问题 284294022 2012-11-23 21928 bingled 2012-11-24 11:44
[求助] 求助:FPGA程序的动态重构配置问题!!!!! fascinate 2012-11-19 42536 fascinate 2012-11-24 10:19
[求助] Quartus ii alt3pram 怎么产生? nono2000 2012-11-23 02246 nono2000 2012-11-23 23:30
[求助] 请问Forward SAIF file是怎么来的啊 shxr 2012-2-12 32405 rivita 2012-11-23 23:26
[求助] 求XUPV5_LX110T的原理图 明明会飞 2012-11-15 23680 rivita 2012-11-23 23:25
求教Xilinx Virtex-5 FPGA例化后功耗评估问题 laubaggio 2008-10-7 43542 maws 2012-11-23 16:45
[求助] 有谁在搞45nm 32nm啊?能不能求教下 ch_5588 2011-9-4 32644 andy2000a 2012-11-23 16:33
[求助] UVM怎么编译啊 hyc_neddy 2012-11-23 02797 hyc_neddy 2012-11-23 16:26
[求助] window7安装modelsim6.0问题 maodou19871126 2010-4-4 83790 stormyoyo 2012-11-23 15:32
写testbench用什么工具?  ...2345 蔡一小碟 2006-10-22 4314452 dreamylife 2012-11-23 15:17
[讨论] mux与LUT资源消耗及逻辑级数关系讨论 como19860708 2012-11-23 05301 como19860708 2012-11-23 10:19
[求助] 请教SDRAM刷新所采用的策略? leasor 2012-11-22 31758 leasor 2012-11-22 19:43
[求助] altera的硬核和软核 hoho0ohoh 2012-10-11 74843 kaiseradler 2012-11-22 13:56
[求助] verilog task protection hcjian 2012-11-22 01907 hcjian 2012-11-22 11:55
[招聘] 无锡招聘FPGA工程师 songjun2183295 2012-11-18 22673 songjun2183295 2012-11-22 11:20
[求助] 双时钟域时序约束问题 yangchao1t 2012-11-17 87654 yangchao1t 2012-11-22 10:54
[求助] 两输入同频方波异或后怎么判断那个超前 369761094 2012-11-19 22755 369761094 2012-11-22 09:48
[讨论] 请教大家818下面的问题的。-------版主-------在哪里? attach_img hhc789 2012-11-19 76665 hhc789 2012-11-21 22:49
[求助] Verilog LE RAM 问题? nono2000 2012-11-21 01363 nono2000 2012-11-21 22:11
[解决] 问一个综合成门级网表的问题 284294022 2012-11-20 33149 cxl666 2012-11-21 22:07
[求助] 状态机的问题 xmffsf 2012-11-21 45602 xmffsf 2012-11-21 21:54
求synopsysinstaller文件 easybad 2007-6-2 93102 _liquan_ 2012-11-21 20:37
[求助] 怎么样生成门级的verilog代码? 284294022 2012-11-21 62564 284294022 2012-11-21 20:31
[资料] 求Xilinx_DocNav_14.2_P.28xd.3.0.tar mazama 2012-10-13 14084 frankjintao 2012-11-21 19:38
[求助] ISE中 怎么看工程占用的芯片资源呢? attach_img asin28 2012-11-21 14561 pusher_yxg 2012-11-21 18:14
[求助] modelsim 10.1c里面waveform viewer怎么选择全选单pane信号 deathwaltz 2012-10-29 55318 asin28 2012-11-21 16:17
[讨论] Design Compiler中IEEE754浮点库 凌阳 2012-11-14 13021 凌阳 2012-11-21 13:46
[求助] VHDL 语法问题 2** 代表多少? nono2000 2012-11-20 42255 nukleon 2012-11-21 04:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-10 02:44 , Processed in 0.048815 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块