数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31350|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 553 554 555 556557558 559 560 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于跨时钟域同步的问题 ...2	organe 2012-1-16	159197	最后的和弦 2013-1-15 10:00
[求助] verilog里面for不能嵌套么？ ...2 3	bookbike 2012-10-24	2115689	最后的和弦 2013-1-15 09:48
[原创] Virtex-6 FPGA SPI Configuration Interface应用的几点建议	lucien_1986 2011-11-1	44463	最后的和弦 2013-1-15 09:42
[求助] verilog中各种加减乘除如何优化	waynor 2013-1-14	25065	yp19890718 2013-1-15 09:38
[求助] 在modelsim中写verilog的系统函数	574920045 2012-9-27	43979	最后的和弦 2013-1-15 09:36
[求助] issi is61lv25616al存储芯片	574920045 2013-1-14	22398	574920045 2013-1-15 09:12
[原创] 请教如何去毛刺 ...2	atlandis 2013-1-12	107317	zhubanw 2013-1-14 21:11
[讨论] RAM能够这样操作吗？？？	johnwei 2013-1-14	38907	qq527343816 2013-1-14 18:12
[求助] fpga中DSP单元如何加流水	yanyuweilove 2013-1-14	12289	pusher_yxg 2013-1-14 17:38
[求助] 怎么可以得到漂亮点的正弦波啊 ...2	summuy 2011-12-15	157589	eastwind0903 2013-1-14 17:36
[求助] modelsim-altera 6.6d 破解后不能使用（急急急！） ...2	gddxz 2011-6-22	1411474	charles9 2013-1-14 16:26
[求助] fpga中Tdspcko_P_PREG是什么延迟类型	yanyuweilove 2013-1-14	01609	yanyuweilove 2013-1-14 14:44
[原创] fpga中OLOGIC是什么东西	yanyuweilove 2013-1-1	22450	yanyuweilove 2013-1-14 14:34
Verilog HDL高级数字设计 ...2 3	lulibing2048 2009-5-11	239316	yanglishan 2013-1-14 10:59
[求助] 跨时钟域的约束问题，不能加TIG	yangchao1t 2013-1-12	13005	hover99 2013-1-14 10:06
[求助] CPLD+ SRAM求助	lybuct 2013-1-12	24524	lybuct 2013-1-13 22:19
[解决] Quartus 调用syplify pro 进行综合	lzh4774 2011-4-3	36259	zhaojie657 2013-1-13 19:44
[讨论] FPGA中的recovey 和remove 违例该怎样解决？？	ajuehe2013 2013-1-12	21909	ajuehe2013 2013-1-13 00:23
[求助] 时序约束	sxtz531 2013-1-12	12081	Timme 2013-1-12 23:52
[求助] altera 11.0附带IP中的的sls的usb20hr使用求助	lightgun 2011-6-16	23616	04052038 2013-1-12 23:04
[求助] 怎么更新sopc配置到NiosII IDE中？	yxm433 2010-4-4	33677	zhubanw 2013-1-12 20:54
[求助] NIOS II IDE烧写程序到EPCS16问题！不能完整下载。	xiao198718 2012-6-2	13567	zhubanw 2013-1-12 20:52
[讨论] verilog 动态赋值一问？ ...2	PYGH 2012-7-19	186335	milktea 2013-1-12 17:20
[求助] primetime和dc中STA分析差异 ...2	hxfwdzx 2011-9-10	1411399	husthuige 2013-1-12 11:51
我自己的讨论技术的博客	sja_hello 2009-3-31	22525	duoyun 2013-1-12 10:44
[讨论] 如何开通网站上的博客呢，我蓝领级别的	wangminhua2 2012-3-31	22301	duoyun 2013-1-12 10:39
[求助] Virtex-5 XC5VLX110T应使用哪种ISE版本	kebon22 2012-5-8	52602	tomtom200 2013-1-11 23:22
[讨论] 请问 and（2‘01，2’b10）=？	shxr 2013-1-11	12497	yp19890718 2013-1-11 17:24
[求助] 双FPGA 上电复位启动的同步问题	yangchao1t 2013-1-10	54935	yangchao1t 2013-1-11 17:22
[求助] 关于华为成都研究所的研究方向	小鸟探戈 2012-7-6	84626	最后的和弦 2013-1-11 09:36
[求助] 请问在verilog中这两种写法的区别？ ...2	bomb_2009 2012-4-4	125242	最后的和弦 2013-1-11 09:28
[原创] ISE13.4开始支持SystemVerilog了么？ ...2	goalyoung 2012-5-5	116266	最后的和弦 2013-1-11 09:24
[求助] FPGA学习之路	gxiaob 2012-6-13	45658	最后的和弦 2013-1-11 09:22
[求助] xilinx芯片的时序约束问题	floydz 2012-4-25	43618	最后的和弦 2013-1-11 09:05
[讨论] 讨论一下专做FPGA的问题！ ...2 3	asyou 2012-1-10	217360	最后的和弦 2013-1-11 09:04

1 ... 553 554 555 556557558 559 560 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31350|排名: 9

快速发帖

浏览过的版块

站长推荐 /2