在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3932|回复: 2

[求助] CPLD+ SRAM求助

[复制链接]
发表于 2013-1-12 15:11:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是新手,刚学习FPGA/CPLD 不久,在这里请教各位大大帮帮忙,小弟不胜感激!
最近老师让搞TFTLCD 液晶屏作为 扫频仪的显示,然后写出液晶的驱动。。。
用EPM240T100C5N + IS63V1024L-12T 还有一块专用的液晶驱动芯片 产生整个驱动电路的时序。
给的晶振时24M的,这里写SRAM缓存时遇到一个问题:
往SRAM写应该直接就是用24M 写,可是模拟SRAM的WR管脚时序时,没办法做到一个时钟写一个数据,最多只能两个时钟写一个数据,但是如果这样的话,液晶屏那边需要的数据就供给不上,该怎么办呀?!
发表于 2013-1-13 22:00:37 | 显示全部楼层
CPLD读写可以采用burst方式,可以一个时钟写一个数据.
另外,如果要降低SRAM的读写频率,可以扩大SRAM的数据宽度.如果两个RAM并起来,就只需要12M的时钟了
 楼主| 发表于 2013-1-13 22:19:20 | 显示全部楼层
回复 2# everhappy

谢谢斑竹,不过,burst方式写是不是需要特定种类的SRAM 啊? 给的这款IS63V1024L 异步SRAM 怎么burst啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:32 , Processed in 0.015392 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表