数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 18 |主题: 30168|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 549 550 551 552553554 555 556 ... 862 / 862 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 如何实现两个输入信号触发同一逻辑。 ...2	lxtx603 2012-8-30	118956	lxtx603 2012-9-5 15:15
[求助] 求一个电路希望大神指点	yangchao521 2012-9-5	51797	meteoryzy 2012-9-5 12:46
[资料] DSP烧写方法	liming_0521 2012-9-5	02007	liming_0521 2012-9-5 09:59
[求助] 求大神解释下关于进制相加的问题	lryaiybh 2012-9-4	26821	lryaiybh 2012-9-5 08:42
FSM encoding_Altera	zhouzhiping849 2007-11-26	42099	lixqing 2012-9-5 05:01
[求助] MIPS 中 $zero 寄存器的使用	RAYN_WANG 2012-9-4	01647	RAYN_WANG 2012-9-4 23:08
[原创] timing_closure_ECP3_FAE_training	supermanqc 2012-9-4	01709	supermanqc 2012-9-4 20:57
[原创] ML510_7301电路分析	supermanqc 2012-9-4	01440	supermanqc 2012-9-4 20:56
[原创] xilinx 的时序分析软件	陶志妖妖 2012-9-4	02879	陶志妖妖 2012-9-4 20:27
全定制设计与数字设计关系大么？	contro4 2006-11-9	22261	YoungZ1 2012-9-4 18:50
[求助] give me a hand	lyc3981714641 2012-9-4	21628	surge 2012-9-4 16:08
[求助] 求助毕以设计 fpga+dsp	cooldong28 2012-9-2	71907	surge 2012-9-4 15:54
[求助] 关于通信工程师的认证问题	keyskiller 2012-9-3	22420	duan_dzj 2012-9-4 15:32
急求：verilog编写的基于FPGA的HDLC的设计	donlly 2006-4-21	26311	momo0502 2012-9-4 10:40
[求助] 一个简单的MIPS中的指令	RAYN_WANG 2012-9-4	41901	meteoryzy 2012-9-4 10:08
[求助] 求大牛看看我这个cadence是怎么回事？？	潇之南北 2012-9-3	12812	潇之南北 2012-9-3 23:57
VHDL设计（载波同步）	why98 2007-9-3	12442	zengjuan 2012-9-3 22:28
[求助] verilog 前面的点	569966055 2012-8-29	61776	fxty 2012-9-3 19:03
[求助] DC迭代求助	chenyi261 2012-8-30	21500	fxty 2012-9-3 18:58
[求助] 不同方法调用乘法器的区别是什么？	xingtianhn 2012-8-31	41982	fxty 2012-9-3 18:56
active hdl和matlab联合仿真资料 ...2 3	giwy 2007-10-24	234494	seenskai 2012-9-3 14:38
[求助] xilinx spartan3上的SRAM和FPGA的块RAM的使用有什么不同	suifengqu103 2012-8-29	41618	suifengqu103 2012-9-3 10:15
[求助] modelsim se 6.5打开时出现错误	liuxingmusic 2012-9-2	21377	gaurson 2012-9-2 23:26
[求助] Synplify综合IP	sxtz531 2012-9-1	01401	sxtz531 2012-9-1 21:02
[求助] cyclone 4 浮点64位ip和的最高执行频率是多少呀？	orientalyong 2012-9-1	11819	zm19830216 2012-9-1 21:00
[求助] Synplify中Disable I/O Insertion的问题	sxtz531 2012-9-1	12609	sxtz531 2012-9-1 17:23
[转贴] Altera的Quartus II 软件12.0 出来了 ...2	adler 2012-6-19	125369	hua良 2012-9-1 15:00
[求助] 请教各位高手关于LFSR的特征多项式	dikedisk 2010-11-18	28044	yucaoxilin 2012-9-1 11:51
[求助] 请问Xilinx ISE能用来产生门级verilog代码吗？	ttxs2009 2012-9-1	14062	my2817 2012-9-1 10:04
[求助] vhdl中的循环语句能否被综合	xingtianhn 2012-8-30	52154	derson 2012-8-31 23:23
[求助] sram索引问题	lpeter83 2012-8-25	21735	seesea11 2012-8-31 21:15
[求助] SR-latch	sunyuanxin 2012-8-10	77950	ComTTest 2012-8-31 18:20
[求助] 大家帮帮忙，Synplify时钟约束求助	sunny_hua 2012-8-31	02013	sunny_hua 2012-8-31 18:03
[求助] 有人做过xilinx的动态重构吗？ISE的PR patch还能找到吗？	myohmy0 2010-7-7	13111	thanhnhu1711 2012-8-31 16:13
[原创] ALTERA VREF管脚当做IO的错误	Lawee 2011-5-30	411871	林夕种 2012-8-31 15:14

1 ... 549 550 551 552553554 555 556 ... 862 / 862 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 18 |主题: 30168|排名: 8

快速发帖

浏览过的版块

站长推荐 /2