数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31016|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 549 550 551 552553554 555 556 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] Cadence 仿真总线选择报warning	sample 2012-12-14	02173	sample 2012-12-14 11:08
[求助] 是否可以通过软件设置，让array型信号综合后使用M4K资源呢?	luokuing 2012-12-13	01948	luokuing 2012-12-13 20:25
[求助] 请问Identify工具的IICE parameter？	xiaocanmeng 2011-8-2	63443	asp200 2012-12-13 18:59
[求助] set_ideal_network无法在pin上设置的问题	liuguojia612 2011-5-31	36294	yangyuf1 2012-12-13 16:43
[求助] spartan 6 dcm core 输出的第2个时钟为啥只能1倍频或分频	yangchao1t 2012-12-12	42962	yangyuf1 2012-12-13 16:40
[求助] 有人会用verilog编写出基2的64点FFT和IFFT。急求。有酬金。	jaenny 2012-12-13	01958	jaenny 2012-12-13 12:10
[求助] gmake 命令的应用	yangjhua9161 2012-4-24	32710	u678 2012-12-13 11:58
[求助] fifo的latticeIP核	574920045 2012-12-13	01940	574920045 2012-12-13 09:15
[讨论] 加法器，乘法器到底有什么用？	momodewo1212 2012-4-11	95443	yushuiyang1986 2012-12-12 23:49
[讨论] 基于EDK的fpga设计-时钟选择问题	qswsjs 2012-12-12	49552	qswsjs 2012-12-12 20:06
[求助] ahb hreadyout信号问题	saixiliya 2012-12-11	25299	yangyuf1 2012-12-12 17:48
[求助] DC多核运行	bu2caiguai 2012-3-16	74408	zeushuang 2012-12-12 14:22
[求助] 加入延时模块后，时钟不见了	hengjian0109 2012-12-10	21944	wojiaomazhichao 2012-12-12 14:09
[求助] 一个有关于case语句的问题	lvlv2011 2012-12-10	611690	qiudanyi1 2012-12-12 14:00
[求助] Xilinx Chipscope	bjutzhang 2011-9-1	22398	Issac_lee 2012-12-12 10:34
[求助] 网表仿真时状态机的state的state[0]总是z状态	315004910 2012-11-12	52558	thunderwalk 2012-12-12 10:04
[求助] offer比较：synopsys和marvell	wangalong 2012-12-7	32064	tjzcl 2012-12-12 10:00
[求助] GPIO	574920045 2012-12-8	52384	574920045 2012-12-12 09:10
[求助] xilinx IP 核	mazama 2012-10-19	11761	imlaohe 2012-12-11 22:16
[讨论] 在两个分开的Always语句中，类似的语句怎么输出结果步一样？	frankjintao 2012-11-28	73116	frankjintao 2012-12-11 20:41
[原创] 这个问题难倒了很多人，关于时序约束 ...2	ICSYS 2012-12-1	115235	ysxiliu 2012-12-11 18:17
[求助] DC综合后看输入到输出的延时	322512lu 2012-12-9	32127	yangyuf1 2012-12-11 18:01
[求助] 请问哪里看综合后门的总数呢	paopaochong 2012-12-4	52167	薇儿安蓝 2012-12-11 16:51
[求助] loop语句	574920045 2012-12-10	42089	elec_zxm 2012-12-11 16:33
[求助] 求推荐好用的文本编辑器 ...2	ysxiliu 2012-12-6	106469	elec_zxm 2012-12-11 15:30
关于时钟提取 ...2 3	volcasnow 2004-8-23	2410103	3637320230 2012-12-11 14:54
键盘扫描时使用CASE语句产生的奇怪问题	hugooh 2008-6-3	32929	elec_zxm 2012-12-11 14:38
[求助] 跨板阻抗匹配的问题	xuruomu 2012-12-10	95804	chugnhsienlee 2012-12-11 13:14
[原创] DDR II调试不知道怎么着手？？跪求调试步骤！！！	q3634098 2012-12-8	32260	q3634098 2012-12-10 19:30
[求助] altera 使用partition后资源不够	tide 2012-12-6	23733	abab8780000 2012-12-10 17:44
[求助] 请叫一个FPGA不稳定的问题	jamesning 2012-12-6	83555	abab8780000 2012-12-10 17:34
[求助] quartus中的simulation不能获取问题	renzhu2008 2012-12-10	01421	renzhu2008 2012-12-10 17:05
请问综合后仿真路径延迟反标时找不到触发器的路径延迟路径的问题？	yifan225 2005-9-2	44239	czqczqczq28 2012-12-10 15:39
[求助] ISE工程打不开	houjibin 2010-3-14	46824	箭猪zjy 2012-12-10 11:08
[求助] verilog parameter的使用问题	yushuiyang1986 2012-12-7	514280	ysxiliu 2012-12-9 22:19

1 ... 549 550 551 552553554 555 556 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31016|排名: 11

快速发帖

浏览过的版块

站长推荐 /1