在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] fpga最迟是在哪一步加i/o pins? 284294022 2013-1-7 11894 buley 2013-1-7 21:13
[讨论] 购二手Atlys 或 Nexys3 Xilinx 板子. zhpg009 2012-12-29 33552 zhenli888 2013-1-7 14:09
[招聘] 数字前端设计的就业  ...2 超群天晴 2012-8-27 109378 lordlion 2013-1-6 20:15
[求助] 求助:xilinx ML405开发板与以太网通信 250084162 2012-9-19 14712 tangtest2012 2013-1-6 17:28
[求助] [求助]关于Xilinx芯片编程时候的配置 hsh404 2013-1-4 22769 hsh404 2013-1-6 12:33
[求助] 如何在Xilinx XST 的View Technology Schematic查找特定寄存器  ...2 chifalcon 2010-10-30 119829 明明会飞 2013-1-6 11:36
[求助] 请教一下DW库 zhch7777 2013-1-5 23554 zhch7777 2013-1-6 10:30
[求助] 功能仿真正确,时序仿真时出现warning 1559638992 2013-1-5 54556 falloutmx 2013-1-6 09:22
[求助] 求一个dc2010详细安装的帖子 xxxxd 2012-12-20 42930 xxxxd 2013-1-5 23:30
[资料] 发一个比较旧的xilinx文档 jianway123 2012-11-22 54412 ruoruo1997 2013-1-5 23:01
[讨论] Actel里面的二进制可以读得出来吗?(未加密的情况下) huai_shu 2013-1-5 11598 dsp.tms320 2013-1-5 21:05
[求助] system generator中FIFO模块的使用问题 jfjfjfking 2013-1-5 03661 jfjfjfking 2013-1-5 15:50
[求助] IP供应商的交付项问题 dearhero 2013-1-3 22279 dearhero 2013-1-5 09:39
[原创] 用modelsim10.1编辑波形不成功,请教各位 decorr 2013-1-3 12869 大帅哥1989 2013-1-4 17:54
请教DC时钟约束问题 amin2008 2008-9-23 54145 dianyubaobei 2013-1-4 15:31
[原创] 有什么问题可以来找我,给大家提供点资料 feihu612 2013-1-1 82961 yulinzt 2013-1-4 13:59
[求助] 新手求助:FPGA的rocketI/O问题。。。。 320070921971 2013-1-4 02291 320070921971 2013-1-4 12:51
[讨论] MMCM频率综合的问题! dddk 2013-1-3 13190 dddk 2013-1-3 22:06
[求助] 请问 Verilog 高手语法与ModelSim 问题?  ...234 nono2000 2012-12-19 3911921 shile 2013-1-3 20:13
[求助] 请问ncverilog有student guide吗?如何获得? VideoIC 2013-1-3 01934 VideoIC 2013-1-3 14:23
[求助] 如何设置offset out约束的最小值 pwb1118 2012-12-31 23333 meteoryzy 2013-1-2 22:05
[求助] zynq7000的工程,SDK编译时,ps7_cortexa_9_0/lib/libxil.a无法生成 挂在天边的鱼 2012-11-13 47970 挂在天边的鱼 2013-1-2 20:47
[求助] 请问哪儿可以下载到NIRGAM这个仿真软件? tianxiayidi 2013-1-2 02031 tianxiayidi 2013-1-2 13:46
[求助] 布局部先后的报告中“levels of logic=2”是什么意思 yanyuweilove 2012-12-18 23206 yanyuwei 2013-1-2 10:20
[求助] Verilog 中function综合的问题 tbb2009 2013-1-1 13620 orlye 2013-1-1 22:37
[求助] 请教一下32位虚拟机的问题 zhch7777 2012-12-30 13123 zhch7777 2012-12-31 21:55
[讨论] 刚刚想玩fpga,想了解一下各个公司的fpga的逻辑单元,请帮一下忙 gt2000 2012-12-23 62644 gt2000 2012-12-31 03:29
[求助] verilog设计风格的问题  ...2 holliwood 2012-6-6 186544 zhanghengi 2012-12-30 22:29
[求助] modelsim时序仿真ram初值读出来的都是0 apolloooooo 2011-5-30 85623 zhpg009 2012-12-30 20:23
[求助] modelsim仿真时module不在test下面,如何解决? flyamo 2012-12-27 34811 狗笨笨 2012-12-30 19:41
[求助] 65nm后端设计应该的注意事项有哪些 signallv 2012-12-30 01969 signallv 2012-12-30 00:12
[求助] 求ml501开发板的ucf zuiqiangzhe 2012-12-8 42243 chenhongyi123 2012-12-29 21:27
[求助] nclaunch的些问题 林夕种 2012-8-12 63454 温文2尔雅 2012-12-29 19:20
[求助] 请教一下全数字锁相环的问题 bucker 2012-12-23 73567 chen.terry 2012-12-29 17:05
[求助] 请问谁有专门用于测试缩放的图片 jkdgf 2012-12-29 01516 jkdgf 2012-12-29 14:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 13:46 , Processed in 0.072810 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块