数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31024|排名: 4

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 549 550 551 552553554 555 556 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] pspice与VHDL能否结合使用？	风神0105 2010-11-24	12262	zbf_sjtu 2012-12-16 13:29
[求助] 关于signaltap的问题	qiudanyi1 2012-12-13	21618	Timme 2012-12-16 11:58
[讨论] ISE里能将原理图转为verilog文件吗	hitjlj@sina.com 2012-12-7	510384	ll28 2012-12-15 22:26
[讨论] 交叉时钟域的MultiCycle约束问题	macrohard 2012-12-13	62767	88099988 2012-12-15 21:00
[调查] Quartus II 12.1 怎么都没人下载测试?	nono2000 2012-12-15	02040	nono2000 2012-12-15 13:38
[求助] 半带滤波器用多相实现	110500623 2012-12-8	53568	nicklwang 2012-12-15 12:38
[调查] 你从eetop下载的资料认真看了多少？	elec_zxm 2012-12-14	42974	飞扬紫百合 2012-12-15 11:52
[求助] 有没有什么工具可以帮助快速改动代码的hierarchy？	sunrisewu 2012-12-13	22140	rooti 2012-12-15 00:29
[求助] Cadence 仿真总线选择报warning	sample 2012-12-14	02174	sample 2012-12-14 11:08
[求助] 是否可以通过软件设置，让array型信号综合后使用M4K资源呢?	luokuing 2012-12-13	01951	luokuing 2012-12-13 20:25
[求助] 请问Identify工具的IICE parameter？	xiaocanmeng 2011-8-2	63445	asp200 2012-12-13 18:59
[求助] set_ideal_network无法在pin上设置的问题	liuguojia612 2011-5-31	36298	yangyuf1 2012-12-13 16:43
[求助] spartan 6 dcm core 输出的第2个时钟为啥只能1倍频或分频	yangchao1t 2012-12-12	42964	yangyuf1 2012-12-13 16:40
[求助] 有人会用verilog编写出基2的64点FFT和IFFT。急求。有酬金。	jaenny 2012-12-13	01958	jaenny 2012-12-13 12:10
[求助] gmake 命令的应用	yangjhua9161 2012-4-24	32715	u678 2012-12-13 11:58
[求助] fifo的latticeIP核	574920045 2012-12-13	01941	574920045 2012-12-13 09:15
[讨论] 加法器，乘法器到底有什么用？	momodewo1212 2012-4-11	95454	yushuiyang1986 2012-12-12 23:49
[讨论] 基于EDK的fpga设计-时钟选择问题	qswsjs 2012-12-12	49555	qswsjs 2012-12-12 20:06
[求助] ahb hreadyout信号问题	saixiliya 2012-12-11	25301	yangyuf1 2012-12-12 17:48
[求助] DC多核运行	bu2caiguai 2012-3-16	74419	zeushuang 2012-12-12 14:22
[求助] 加入延时模块后，时钟不见了	hengjian0109 2012-12-10	21947	wojiaomazhichao 2012-12-12 14:09
[求助] 一个有关于case语句的问题	lvlv2011 2012-12-10	611692	qiudanyi1 2012-12-12 14:00
[求助] Xilinx Chipscope	bjutzhang 2011-9-1	22403	Issac_lee 2012-12-12 10:34
[求助] 网表仿真时状态机的state的state[0]总是z状态	315004910 2012-11-12	52561	thunderwalk 2012-12-12 10:04
[求助] offer比较：synopsys和marvell	wangalong 2012-12-7	32068	tjzcl 2012-12-12 10:00
[求助] GPIO	574920045 2012-12-8	52386	574920045 2012-12-12 09:10
[求助] xilinx IP 核	mazama 2012-10-19	11763	imlaohe 2012-12-11 22:16
[讨论] 在两个分开的Always语句中，类似的语句怎么输出结果步一样？	frankjintao 2012-11-28	73128	frankjintao 2012-12-11 20:41
[原创] 这个问题难倒了很多人，关于时序约束 ...2	ICSYS 2012-12-1	115245	ysxiliu 2012-12-11 18:17
[求助] DC综合后看输入到输出的延时	322512lu 2012-12-9	32128	yangyuf1 2012-12-11 18:01
[求助] 请问哪里看综合后门的总数呢	paopaochong 2012-12-4	52168	薇儿安蓝 2012-12-11 16:51
[求助] loop语句	574920045 2012-12-10	42094	elec_zxm 2012-12-11 16:33
[求助] 求推荐好用的文本编辑器 ...2	ysxiliu 2012-12-6	106474	elec_zxm 2012-12-11 15:30
关于时钟提取 ...2 3	volcasnow 2004-8-23	2410108	3637320230 2012-12-11 14:54
键盘扫描时使用CASE语句产生的奇怪问题	hugooh 2008-6-3	32931	elec_zxm 2012-12-11 14:38

1 ... 549 550 551 552553554 555 556 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31024|排名: 4

快速发帖

浏览过的版块

站长推荐 /1