EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31149|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 548 549 550 551552553 554 555 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 哪里能下到doulos的另外几本golden reference guide ？	tedazsx 2012-3-10	34955	liuyongchong 2013-1-10 23:12
[求助] 求助：verilog仿真，编译没错，仿真error loading design	小小舟 2013-1-8	45898	小小舟 2013-1-10 21:59
[求助] 如何在硬件代码（RTL）的层面去评估系统的负载	fiysben 2013-1-8	52753	shiyinjita 2013-1-10 21:54
[求助] 怎么手动配置slice？xilinx的	284294022 2013-1-9	12350	shiyinjita 2013-1-10 21:52
[求助] chipscope中为什么好多信号都没有呢，高手请进！	wxxhn 2011-2-15	46087	shiyinjita 2013-1-10 21:48
[求助] 门控时钟中的latch能不能替换成flip-flop	angangang3484 2013-1-10	32602	zhaichunhua168 2013-1-10 21:35
[求助] 请问两路串行数据的去毛刺一般怎么处理 ...2	arccosx 2013-1-5	129244	arccosx 2013-1-10 21:16
[原创] FPGA前端设计和后端设计各做什么工作？	liujian_2009 2012-8-4	95072	tiangua 2013-1-10 20:58
[原创] xilinx “out”偏移约束	xayaya 2013-1-9	33559	xayaya 2013-1-10 16:59
弱弱地问哈！HSPICE的网表是用什么编辑的啊？ ...2	Peter1008 2006-11-19	158196	winewoif 2013-1-9 23:25
[求助] 我在安装synopsys 软件的时候遇见的问题，请教一下，求解。。。	xiehk 2013-1-9	22694	xiehk 2013-1-9 21:43
[原创] xilinx “out”偏移约束	xayaya 2013-1-9	02701	xayaya 2013-1-9 18:01
[求助] 有没有工具转换 xilinx coe 为mif格式，每次用core generate 麻烦	yangchao1t 2013-1-8	18249	mymemory 2013-1-9 17:50
[求助] ise 14.2 core generate 产生rom总说rom模块重定义,请问怎么回事?	yangchao1t 2013-1-8	13198	mymemory 2013-1-9 17:47
[原创] 请教上拉电阻模块的用法？	atlandis 2013-1-8	11830	mymemory 2013-1-9 17:44
[求助] 怎么才能快速定位代码里面的if对应的else?	toby4111981 2013-1-9	15626	mymemory 2013-1-9 15:40
[求助] 关于ISE里面的MCB	kaiseradler 2012-11-21	52646	林煦韶 2013-1-9 14:11
[转贴] 电子工程师毕业3年，工资从5k到20k的经历 ...2 3 4 5 6	xuanjian 2011-2-24	5621896	林煦韶 2013-1-9 14:07
[求助] 关于跨市钟域	zz_3070 2013-1-8	42800	zz_3070 2013-1-9 09:58
[求助] system verilog的疑问	gg9132qq 2011-2-21	73297	最后的和弦 2013-1-9 09:00
[求助] viewdraw使用求助，谢谢	qingshang210 2013-1-8	05964	qingshang210 2013-1-8 23:28
[原创] ISE综合后RTL图错误	lantern5566 2012-9-20	97862	1559638992 2013-1-8 22:42
[原创] 请教例化pad	atlandis 2013-1-7	57472	lingyunmu666 2013-1-8 21:11
[求助] 用hspice仿电路功耗，掉电状态怎么设置啊？	lingyunmu666 2013-1-7	23703	lingyunmu666 2013-1-8 21:00
[求助] 求助：vhdl和verilog的时钟沿采样传输数据问题 ...2	ksqnhm 2013-1-5	1110647	llt_miaomiao 2013-1-8 19:45
[求助] ISE中的RTL schematic？	asin28 2012-12-13	45292	1559638992 2013-1-8 19:32
[讨论] set_load问题请教	sh_0119 2010-3-24	54927	dkjhl623 2013-1-8 14:26
请教有关set_drive和set_load的问题?	yifan225 2005-11-9	26086	dkjhl623 2013-1-8 14:24
[求助] 同步复位和异步复位	Gary.wang 2013-1-6	62329	Gary.wang 2013-1-8 12:13
[讨论] FPGA来控制CH375读写	navy1223 2012-4-11	22576	ic-designer 2013-1-8 11:07
[讨论] pico 有些意思	murphy522 2012-9-16	12506	ic-designer 2013-1-8 10:59
[求助] 请教一个系统时钟频率的很怪异的问题。。。。。 ...2	adwywy 2013-1-5	115872	falloutmx 2013-1-8 09:26
[求助] xilinx ise 仿真时遇到一个致命性问题	wjk2009 2013-1-7	12742	falloutmx 2013-1-8 09:22
[原创] XC6VLX240T接DDR3 SODIMM管脚有哪些约束	wangjun 2012-10-24	12981	zyzfgpzgh 2013-1-7 23:10
[求助] ddr3求救	dlb05061131 2012-11-24	13671	zyzfgpzgh 2013-1-7 23:07

1 ... 548 549 550 551552553 554 555 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31149|排名: 7

快速发帖

浏览过的版块

站长推荐 /1