在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
关于FPGA工程师和数字后端工程师的选择?  ...234 mekenny 2009-10-31 3014658 tanrl 2013-3-20 00:38
[求助] quartus ii9.0是否支持win7  ...2 bitililu 2010-5-8 1010320 pulseld 2013-3-19 21:37
[求助] ise14.3 综合奇葩问题 zhaow0422 2013-1-23 53160 ranbowang 2013-3-19 19:52
[求助] 关于altera stratix4的VCCPGM电压 cwfang 2013-3-19 05684 cwfang 2013-3-19 15:01
[求助] leon3 源码研究 践行者 2013-3-17 12287 maclei 2013-3-19 10:35
[求助] quartus ii:" found minimum pulse width or period violation" flyingsheep 2013-3-19 02582 flyingsheep 2013-3-19 09:58
[求助] 键盘接上DE2板的时候没有反应? xiaoxiaocaomao 2013-3-14 23009 nono2000 2013-3-19 06:10
[原创] 共享以太网控制器(MAC)相关内容 thunderhun 2007-4-3 55304 g1x2m3 2013-3-18 21:47
[求助] 问一个ISCAS和MCNC问题 hxfwdzx 2010-12-6 45471 besttian 2013-3-18 19:45
[求助] 请问各位大侠,ISE怎么调用PCIE的硬核 zs198729 2013-3-18 01999 zs198729 2013-3-18 15:01
[求助] sivalco yuezhishi0 2013-3-18 02670 yuezhishi0 2013-3-18 11:33
[求助] 同频异步时钟锁存单周期信号  ...2 pwb1118 2013-3-13 136304 rechardliu2008 2013-3-17 20:48
[求助] verilog实现乘法器的代码,其中有一段不理解,大家帮忙看下,谢谢啦~~ huanyangyu 2013-3-16 34476 huanyangyu 2013-3-16 20:57
[求助] 寫了一個if的判斷式出現bug(已解決) jack6769 2013-3-16 32796 huanyangyu 2013-3-16 20:54
[求助] verdi提示内存不足,如何解决? - [悬赏 100 信元资产]  ...2 禅师1988 2012-2-24 1611219 orlye 2013-3-16 14:05
[求助] ISE13.4综合后的RTL视图有问题呀,看起来很难理解呀。 418478935 2013-3-14 14835 418478935 2013-3-15 23:19
[求助] hdl coding 574920045 2013-3-14 52291 iyama 2013-3-15 17:19
[求助] 请问宏定义文件怎么读入DC lixunwangsan 2010-9-9 44918 cei527 2013-3-15 17:12
[求助] fpga PLL tangate 2013-3-7 74298 tangate 2013-3-15 12:59
[求助] 请教个问题,做完数字滤波器后,怎么验证这个滤波器的性能 jiang330226 2013-3-15 12496 eaglelsb 2013-3-15 12:22
[求助] 版上verdi2011的XX对nAnalyzer无效 tedazsx 2012-6-11 73565 asp200 2013-3-15 12:17
[求助] modelsim、synplify安装的问题 freeworld 2013-3-4 63100 chanly 2013-3-15 10:23
[求助] 关于Quartus的版本问题 youngstone 2013-3-14 02109 youngstone 2013-3-14 20:41
[求助] wanted a ebook called " compact modeling" chandra_p 2013-3-14 03567 chandra_p 2013-3-14 19:55
[原创] 最近到杭州,有没有杭州做IC的网友出来聚聚。 qiang0204 2013-3-13 32796 574920045 2013-3-14 14:42
[活动] 【Zynq征文】活动已结束,目前正在评审,过几天会出结果 精华1 jackzhang 2013-3-1 24047 gaochy1126 2013-3-14 12:09
[求助] 请问如何让synplify在多核环境下运行 alwayssq 2013-2-23 12637 markman 2013-3-13 23:53
[讨论] 请问,前端应该向后端提供哪些资料 beforeabc 2013-3-4 53273 whz7783478 2013-3-13 23:18
[讨论] 怎么确认单个模块是否满足时序约束 cuizehan 2013-3-5 22594 whz7783478 2013-3-13 23:06
[求助] 请教高手 使用ACTEL的libero调用MVN出现的问题 huhudebin 2013-3-13 01712 huhudebin 2013-3-13 16:48
[求助] 请教DC中的一个文件格式 ysxiliu 2013-3-13 45555 ysxiliu 2013-3-13 16:18
[原创] 谁做过ALTERA的LVDS低压差分信号转标准单端信号 qmb3634098 2013-3-12 14733 qmb3634098 2013-3-13 16:12
[求助] formality乘法器验证 aborted tide 2013-3-13 12947 tigerjade 2013-3-13 13:02
[求助] system generator中哪个模块能实现原码到补码之间的转换 jfjfjfking 2013-3-13 02024 jfjfjfking 2013-3-13 12:37
[求助] verilog中的参数文件 zerorenee 2013-2-28 83260 iidestiny 2013-3-13 10:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 00:46 , Processed in 0.065551 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块