在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] XC6VLX240T接DDR3 SODIMM管脚有哪些约束 wangjun 2012-10-24 12845 zyzfgpzgh 2013-1-7 23:10
[求助] ddr3求救 dlb05061131 2012-11-24 13345 zyzfgpzgh 2013-1-7 23:07
[求助] 求助 MPLS在FPGA硬件上的实现 duzilangke 2012-12-29 22419 duzilangke 2013-1-7 22:04
[求助] VHDL中inertial和transport区别 attach_img nano_dv 2013-1-7 22339 sunjianty 2013-1-7 21:27
[求助] Xilinx ISE 仿真问题 xxhlshe 2012-11-26 22039 buley 2013-1-7 21:19
[求助] fpga最迟是在哪一步加i/o pins? 284294022 2013-1-7 11761 buley 2013-1-7 21:13
[讨论] 购二手Atlys 或 Nexys3 Xilinx 板子. zhpg009 2012-12-29 33426 zhenli888 2013-1-7 14:09
[招聘] 数字前端设计的就业  ...2 超群天晴 2012-8-27 109024 lordlion 2013-1-6 20:15
[求助] 求助:xilinx ML405开发板与以太网通信 250084162 2012-9-19 14659 tangtest2012 2013-1-6 17:28
[求助] [求助]关于Xilinx芯片编程时候的配置 hsh404 2013-1-4 22634 hsh404 2013-1-6 12:33
[求助] 如何在Xilinx XST 的View Technology Schematic查找特定寄存器  ...2 chifalcon 2010-10-30 119407 明明会飞 2013-1-6 11:36
[求助] 请教一下DW库 zhch7777 2013-1-5 23285 zhch7777 2013-1-6 10:30
[求助] 功能仿真正确,时序仿真时出现warning 1559638992 2013-1-5 54418 falloutmx 2013-1-6 09:22
[求助] 求一个dc2010详细安装的帖子 xxxxd 2012-12-20 42758 xxxxd 2013-1-5 23:30
[资料] 发一个比较旧的xilinx文档 attachment jianway123 2012-11-22 54195 ruoruo1997 2013-1-5 23:01
[讨论] Actel里面的二进制可以读得出来吗?(未加密的情况下) huai_shu 2013-1-5 11555 dsp.tms320 2013-1-5 21:05
[求助] system generator中FIFO模块的使用问题 jfjfjfking 2013-1-5 03609 jfjfjfking 2013-1-5 15:50
[求助] IP供应商的交付项问题 dearhero 2013-1-3 22172 dearhero 2013-1-5 09:39
[原创] 用modelsim10.1编辑波形不成功,请教各位 decorr 2013-1-3 12726 大帅哥1989 2013-1-4 17:54
请教DC时钟约束问题 amin2008 2008-9-23 53963 dianyubaobei 2013-1-4 15:31
[原创] 有什么问题可以来找我,给大家提供点资料 attachment feihu612 2013-1-1 82783 yulinzt 2013-1-4 13:59
[求助] 新手求助:FPGA的rocketI/O问题。。。。 320070921971 2013-1-4 02160 320070921971 2013-1-4 12:51
[讨论] MMCM频率综合的问题! dddk 2013-1-3 13081 dddk 2013-1-3 22:06
[求助] 请问 Verilog 高手语法与ModelSim 问题? attach_img  ...234 nono2000 2012-12-19 3910931 shile 2013-1-3 20:13
[求助] 请问ncverilog有student guide吗?如何获得? VideoIC 2013-1-3 01870 VideoIC 2013-1-3 14:23
[求助] 如何设置offset out约束的最小值 pwb1118 2012-12-31 23178 meteoryzy 2013-1-2 22:05
[求助] zynq7000的工程,SDK编译时,ps7_cortexa_9_0/lib/libxil.a无法生成 挂在天边的鱼 2012-11-13 47741 挂在天边的鱼 2013-1-2 20:47
[求助] 请问哪儿可以下载到NIRGAM这个仿真软件? tianxiayidi 2013-1-2 01964 tianxiayidi 2013-1-2 13:46
[求助] 布局部先后的报告中“levels of logic=2”是什么意思 yanyuweilove 2012-12-18 23057 yanyuwei 2013-1-2 10:20
[求助] Verilog 中function综合的问题 tbb2009 2013-1-1 13462 orlye 2013-1-1 22:37
[求助] 请教一下32位虚拟机的问题 zhch7777 2012-12-30 12992 zhch7777 2012-12-31 21:55
[讨论] 刚刚想玩fpga,想了解一下各个公司的fpga的逻辑单元,请帮一下忙 gt2000 2012-12-23 62497 gt2000 2012-12-31 03:29
[求助] verilog设计风格的问题 attach_img  ...2 holliwood 2012-6-6 186085 zhanghengi 2012-12-30 22:29
[求助] modelsim时序仿真ram初值读出来的都是0 attach_img apolloooooo 2011-5-30 85483 zhpg009 2012-12-30 20:23
[求助] modelsim仿真时module不在test下面,如何解决? attach_img flyamo 2012-12-27 34687 狗笨笨 2012-12-30 19:41
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-12 12:38 , Processed in 0.051661 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块