EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 545 546 547 548549550 551 552 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 【求助】QuartusII中找不到EPCS4的驱动	eqgyzgs 2013-1-23	29542	eqgyzgs 2013-1-24 16:06
[求助] 综合的时候需要用到的RAM的，如何产生呢	moodangel 2012-11-6	62656	zheng070608138 2013-1-24 15:22
[求助] [求救]sentaurus tcad segmentation fault的问题	1_968 2012-12-5	25048	whynoreason 2013-1-24 12:47
[求助] 关于chipscope analyzer的问题	LIQLM 2012-8-15	47446	薇儿安蓝 2013-1-24 11:44
[求助] 有兄弟能下載這書分享給大家嗎?	peaking 2013-1-24	02623	peaking 2013-1-24 11:05
[求助] 问个一个基础的问题温度对mobility, threshold voltage, 以及电路速度的影响	felt26 2013-1-23	11741	felt26 2013-1-24 01:21
[求助] FPGA与PC机之间的通信 ...2	asin28 2012-11-26	125556	xianrenwang 2013-1-23 23:09
[求助] QuartusII中的library中模块是时钟的哪个沿有效？	chendong810208 2013-1-23	02068	chendong810208 2013-1-23 16:12
[求助] 如何用verilog实现dsp的归一化命令——norm	housong 2013-1-22	14973	asic_service 2013-1-23 15:08
[求助] 请问verilog 读外部文件外部文件应该保存在什么地方？	zhaow0422 2012-6-4	73193	vividbearylz 2013-1-23 14:54
[求助] 使用ELC，log显示找不到文件libeh_sh.so（spectre）	zhq415758192 2011-7-23	22497	sdwr1234 2013-1-23 14:43
[求助] 現到有一塊 Create-SOPC3000 FPGA 開發板	peaking 2013-1-23	02318	peaking 2013-1-23 12:24
[求助] modelsim 添加波形的问题	nbuzs 2013-1-23	01916	nbuzs 2013-1-23 10:57
[求助] slave serial模式配置FPGA的问题	lantern5566 2013-1-23	02053	lantern5566 2013-1-23 09:30
[求助] ise能不能place&route之后再分配管脚？	284294022 2013-1-22	12130	zhaichunhua168 2013-1-22 23:12
[求助] 反向设计流程	jianaitianxia 2012-6-28	108733	kobe0704 2013-1-22 21:09
[原创] verilog task problem	badegg3 2013-1-22	12245	magicwind 2013-1-22 20:56
求助与讨论：LAN91c111网卡芯片的调试 [对网卡or调试、有经验or感兴趣的朋友请进来！]	LaoYB033 2009-8-21	14764	kobe0704 2013-1-22 20:49
[求助] 求购一块FPGA的最小系统核心板	gaozou0915 2013-1-22	01493	gaozou0915 2013-1-22 16:09
[求助] vhdl case	574920045 2013-1-22	01724	574920045 2013-1-22 15:27
[原创] verilog task	badegg3 2013-1-22	04383	badegg3 2013-1-22 10:42
[求助] timequest 设置时钟关系	whyyxn 2013-1-18	22725	whyyxn 2013-1-22 10:03
[讨论] 大家说说自己做FPGA在从事哪个行业 ...2	蓝色风暴@FPGA 2012-12-27	146283	markcui 2013-1-22 09:49
[求助] alt_irq_register 函数不返回	watcher123 2013-1-19	24123	magicwind 2013-1-22 00:21
[求助] cadence 的verilog 仿真器不支持 always@(*)	raygo 2013-1-21	12317	magicwind 2013-1-22 00:12
[求助] modelsim怎样手动添加actel器件库	huhudebin 2013-1-21	03486	huhudebin 2013-1-21 16:59
[求助] 求助：ISE 综合 map报告 BRAM问题	wlyj000 2013-1-15	95573	falloutmx 2013-1-21 15:38
[讨论] 后仿反标信息的“MTM selection”啥意思	y3rike 2012-12-25	14482	y3rike 2013-1-21 13:44
[求助] PCM码流音量调节问题	潶崎一护 2013-1-16	13895	eagle654321 2013-1-21 11:56
[求助] 异步复位与同步复位的面积分析？	ustcwangl 2013-1-17	32862	markcui 2013-1-21 11:09
[求助] FPGA约束求助	sxtz531 2013-1-19	44571	markcui 2013-1-21 11:06
[求助] 基于FPGA的电阻触摸屏接口设计	forevercx 2013-1-18	12176	fan11062003 2013-1-21 10:49
[求助] 问下xilinx fpga的I/O和pip的问题	284294022 2013-1-20	01772	284294022 2013-1-20 22:38
关于 specify 用法问题	hvpower 2009-4-23	32771	kingkee 2013-1-20 21:17
[原创] 请教各位用Formality做RTL和综合后网表的问题，跪求啊！！！	gongxiao 2013-1-20	02096	gongxiao 2013-1-20 16:41

1 ... 545 546 547 548549550 551 552 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1