数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31021|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 541 542 543 544545546 547 548 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] pt 标记模型和快速时序模型	aaronzht 2013-1-25	12229	zho_1984718 2013-1-26 09:08
[求助] 关于赛灵思物理约束的问题，attribute rloc of FDCPE_inst: label is "X0Y1	huhudebin 2013-1-24	33509	xiaowang_dmu 2013-1-25 19:25
[求助] 装了nc，直接敲ncverilog可以执行，但是在makefile里无法执行	cgssuccess 2013-1-20	15327	caicaixuehua 2013-1-25 18:29
[求助] 求助：signaltap II抓取波形问题	ksqnhm 2013-1-25	13974	eaglelsb 2013-1-25 15:29
[求助] 光纤传输音频	lilinxi4213 2013-1-24	32150	lilinxi4213 2013-1-25 11:21
[原创] 想询问下这段组合逻辑综合后，为什么GPMEMRD_o和GPMEMWR_o被提前上拉了呢	wmh_king 2013-1-9	62683	yishuihan111 2013-1-24 21:24
[求助] 时序报告的不明白之处	sxtz531 2013-1-22	43455	yishuihan111 2013-1-24 21:07
[求助] 关于module compiler	sunrisewu 2013-1-24	13315	sunrisewu 2013-1-24 16:18
[求助] 求助! 请问ISE如何保留module 端口信号名?	ctfans000 2011-11-29	43161	asin28 2013-1-24 16:11
[求助] 【求助】QuartusII中找不到EPCS4的驱动	eqgyzgs 2013-1-23	29309	eqgyzgs 2013-1-24 16:06
[求助] 综合的时候需要用到的RAM的，如何产生呢	moodangel 2012-11-6	62500	zheng070608138 2013-1-24 15:22
[求助] [求救]sentaurus tcad segmentation fault的问题	1_968 2012-12-5	24880	whynoreason 2013-1-24 12:47
[求助] 关于chipscope analyzer的问题	LIQLM 2012-8-15	47310	薇儿安蓝 2013-1-24 11:44
[求助] 有兄弟能下載這書分享給大家嗎?	peaking 2013-1-24	02455	peaking 2013-1-24 11:05
[求助] 问个一个基础的问题温度对mobility, threshold voltage, 以及电路速度的影响	felt26 2013-1-23	11692	felt26 2013-1-24 01:21
[求助] FPGA与PC机之间的通信 ...2	asin28 2012-11-26	125178	xianrenwang 2013-1-23 23:09
[求助] QuartusII中的library中模块是时钟的哪个沿有效？	chendong810208 2013-1-23	01992	chendong810208 2013-1-23 16:12
[求助] 如何用verilog实现dsp的归一化命令——norm	housong 2013-1-22	14775	asic_service 2013-1-23 15:08
[求助] 请问verilog 读外部文件外部文件应该保存在什么地方？	zhaow0422 2012-6-4	73050	vividbearylz 2013-1-23 14:54
[求助] 使用ELC，log显示找不到文件libeh_sh.so（spectre）	zhq415758192 2011-7-23	22462	sdwr1234 2013-1-23 14:43
[求助] 現到有一塊 Create-SOPC3000 FPGA 開發板	peaking 2013-1-23	02232	peaking 2013-1-23 12:24
[求助] modelsim 添加波形的问题	nbuzs 2013-1-23	01833	nbuzs 2013-1-23 10:57
[求助] slave serial模式配置FPGA的问题	lantern5566 2013-1-23	01935	lantern5566 2013-1-23 09:30
[求助] ise能不能place&route之后再分配管脚？	284294022 2013-1-22	12071	zhaichunhua168 2013-1-22 23:12
[求助] 反向设计流程	jianaitianxia 2012-6-28	107818	kobe0704 2013-1-22 21:09
[原创] verilog task problem	badegg3 2013-1-22	12078	magicwind 2013-1-22 20:56
求助与讨论：LAN91c111网卡芯片的调试 [对网卡or调试、有经验or感兴趣的朋友请进来！]	LaoYB033 2009-8-21	14635	kobe0704 2013-1-22 20:49
[求助] 求购一块FPGA的最小系统核心板	gaozou0915 2013-1-22	01446	gaozou0915 2013-1-22 16:09
[求助] vhdl case	574920045 2013-1-22	01605	574920045 2013-1-22 15:27
[原创] verilog task	badegg3 2013-1-22	04228	badegg3 2013-1-22 10:42
[求助] timequest 设置时钟关系	whyyxn 2013-1-18	22600	whyyxn 2013-1-22 10:03
[讨论] 大家说说自己做FPGA在从事哪个行业 ...2	蓝色风暴@FPGA 2012-12-27	145929	markcui 2013-1-22 09:49
[求助] alt_irq_register 函数不返回	watcher123 2013-1-19	24013	magicwind 2013-1-22 00:21
[求助] cadence 的verilog 仿真器不支持 always@(*)	raygo 2013-1-21	12262	magicwind 2013-1-22 00:12
[求助] modelsim怎样手动添加actel器件库	huhudebin 2013-1-21	03336	huhudebin 2013-1-21 16:59

1 ... 541 542 543 544545546 547 548 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31021|排名: 9

快速发帖

浏览过的版块

站长推荐 /1