EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31224|排名: 4

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 538 539 540 541542543 544 545 ... 893 / 893 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[解决] formality形式验证的必要性	flyingsheep 2013-3-28	99423	Gary.wang 2013-4-7 12:25
[求助] SignaTapII抓取的数据怎么转成Matlab矩阵？	181266314 2010-11-27	613911	snq31418 2013-4-7 08:43
[活动] 【zynq征文】Linux内核编译精华1	huxiaokai2005 2013-2-19	35767	murphy522 2013-4-6 22:25
[求助] Ｘｉｌｉｎｘ库是做什么的？	iter_1 2013-4-6	22213	iter_1 2013-4-6 22:09
[求助] CPLD中复用器和锁存器是如何用硬件实现的？	guozheng 2013-4-6	13841	tiangua 2013-4-6 21:33
[原创] 如何实现信号的无毛刺或者如何判断一个信号有无毛刺	Tonyhai 2013-4-6	12685	Timme 2013-4-6 14:06
[原创] Rosenstark反馈理论的一个小小疑惑，请教下高手	hetiandemeng017 2013-4-5	33712	Timme 2013-4-5 22:53
哪位高人用verilog做过AVS去块效应滤波器啊，帮帮忙	323217588 2009-5-12	414241	有无之境 2013-4-5 22:30
[求助] FPGA 工程文件	iter_1 2013-4-4	32555	iter_1 2013-4-5 20:17
[讨论] 想学FPGA的 High-level Synthesis (HLS) 技术求指导	glk47 2013-4-1	13860	shubh_ic 2013-4-4 23:57
[求助] .............	rookie_fpga 2013-4-4	02455	rookie_fpga 2013-4-4 23:57
[求助] 关于CIC滤波器幅频响应求帮助	djlfxl 2013-4-4	02723	djlfxl 2013-4-4 19:17
[求助] 请问各位大牛，xilinx fpga中的IDDR_2CLK 中的两个时钟有什么用？	dddk 2013-4-2	26963	dddk 2013-4-3 19:46
[资料] 连接Vivado和Matlab的全自动化操作	yaoguaiws 2013-3-30	12571	duan_dzj 2013-4-3 17:53
请教有人会用simplescalar的多核模拟么?	sylkyo 2008-6-6	43317	zheng070608138 2013-4-3 15:33
[讨论] 请问怎么在DC下例化并综合IP核	FPGAASICII 2012-5-28	52673	macray0 2013-4-3 14:59
[讨论] 请问一个关于FPGA实验的kermit的问题	ttxs2009 2013-4-3	01987	ttxs2009 2013-4-3 13:19
[求助] 做forma的时候的一个奇怪的问题	Gary.wang 2013-4-3	02025	Gary.wang 2013-4-3 11:31
[求助] 安装quartus II 遇到这个问题怎么办	黄志芳 2013-4-3	01961	黄志芳 2013-4-3 09:46
[求助] 一个verilog题目	chndemo 2013-3-30	32518	weikexixi 2013-4-3 08:58
[求助] 在哪找synopsys tmsc 的库	matrx 2013-3-27	93307	hbyu 2013-4-2 22:36
[求助] 求助：modelsim 仿真时加波形信号之前出现 #symInitialize后面是乱码	lymmsb 2013-3-28	53270	hbyu 2013-4-2 22:32
[求助] 你們也用C 來輔助verilog撰寫嗎？	jack6769 2013-3-30	610757	hbyu 2013-4-2 22:30
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同	flyingsheep 2013-4-1	211320	hbyu 2013-4-2 22:24
[求助] vhdl coding style	574920045 2013-3-29	42794	HADIST 2013-4-2 17:10
[求助] 设计等精度频率计	wangminhua2 2013-4-2	02869	wangminhua2 2013-4-2 15:46
[活动] 【Zynq征文】如何为zynq-7000创建BOOT.bin文件精华1	gaochy1126 2013-2-25	16003	070411209 2013-4-2 11:28
[求助] 请教FPGA 动态可重构 & 图像处理	amabag 2011-10-20	53253	glk47 2013-4-1 13:30
[求助] 在线等，一个简单使用sdram的工程，就是控制几个led的工程，大家帮我看看错在那里！ - [已解决]	xxzjwcrw 2011-5-24	54800	ice066968 2013-4-1 13:02
[求助] FPGA中实现vga控制器问题。	xydarcher 2013-3-28	22575	xydarcher 2013-4-1 10:42
[求助] ACTEL fpga routing detail 在哪里查看	huhudebin 2013-4-1	01431	huhudebin 2013-4-1 09:40
[求助] 求教：memory compiler能否产生读优先形式的双口RAM？？	阎发发是学霸 2013-3-31	12874	my2817 2013-3-31 19:47
[求助] processor is stalled at memery access	matrx 2013-3-31	01827	matrx 2013-3-31 16:28
[求助] 請問，在verilog中，不常見的冒號(已解決)	jack6769 2013-3-26	65444	jack6769 2013-3-30 16:47
[讨论] RF接收如何对两路信号同时处理	yoiky 2013-3-30	02185	yoiky 2013-3-30 16:33

1 ... 538 539 540 541542543 544 545 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31224|排名: 4

快速发帖

浏览过的版块

站长推荐 /2