数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31028|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 536 537 538 539540541 542 543 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 怎么确认单个模块是否满足时序约束	cuizehan 2013-3-5	22274	whz7783478 2013-3-13 23:06
[求助] 请教高手使用ACTEL的libero调用MVN出现的问题	huhudebin 2013-3-13	01572	huhudebin 2013-3-13 16:48
[求助] 请教DC中的一个文件格式	ysxiliu 2013-3-13	45164	ysxiliu 2013-3-13 16:18
[原创] 谁做过ALTERA的LVDS低压差分信号转标准单端信号	qmb3634098 2013-3-12	14374	qmb3634098 2013-3-13 16:12
[求助] formality乘法器验证 aborted	tide 2013-3-13	12653	tigerjade 2013-3-13 13:02
[求助] system generator中哪个模块能实现原码到补码之间的转换	jfjfjfking 2013-3-13	01912	jfjfjfking 2013-3-13 12:37
[求助] verilog中的参数文件	zerorenee 2013-2-28	82939	iidestiny 2013-3-13 10:15
[求助] 关于MT9P031增益设置	danpianji88 2013-3-13	02778	danpianji88 2013-3-13 09:23
[讨论] DDR2如何支持多设备的访问？	longxigen 2013-3-12	11945	nj_yanglu 2013-3-13 08:49
quartus8.0 破解文件 ...2	leon607 2008-11-16	107373	zxlmaitian 2013-3-12 23:06
[讨论] 有没有可以将仿真的testbench转化成test vector灌入到目标FPGA开发板的软件或方法	netyouke314 2013-3-12	32056	netyouke314 2013-3-12 20:51
[求助] 最近在装VCS，求大神解答	kingbirdmax 2013-3-12	32423	wlmwxm 2013-3-12 19:46
[活动] 【zynq征文】基于zynq的交叉编译平台	huxiaokai2005 2013-1-22	16775	sczh01 2013-3-12 18:40
[活动] ［Zynq征文]ucosiii在ZYNQ器件上移植与使用(续)	wdzfd 2013-2-6	37414	sczh01 2013-3-12 18:31
[求助] 各位前辈，有人知道10gbase-t的生成矩阵哪里下载么？	wudidaizi 2013-3-12	01653	wudidaizi 2013-3-12 16:50
[原创] VHDL	杨学硕 2013-3-11	22730	杨学硕 2013-3-12 08:19
一个Quartus8.0的破解	zhr_jun 2009-9-18	52653	雨幕 2013-3-11 23:45
[求助] 欲下catapult 2011,奈何权限不够...	sugarcase 2013-3-11	01992	sugarcase 2013-3-11 23:33
[解决] verilog 仿真时间求余数问题	教父 2013-3-8	25285	教父 2013-3-11 20:43
[活动] XILINX视频集锦 ...2 3 4 5	jackzhang 2013-2-21	4111133	zs198729 2013-3-11 18:19
[求助] 某SOC的DDR接口可否可以连到Spartan6的IO上	xiyue_007 2013-3-11	22586	pusher_yxg 2013-3-11 18:19
[求助] 关于ASIC资源消耗评估和时序分析	jinglong_zhou 2013-3-11	01856	jinglong_zhou 2013-3-11 11:22
isplever5.1 综合出错,不知什么原因,请高手指点	xiaojundong 2007-8-14	22866	qinhld 2013-3-11 10:29
[求助] 请问verdi3在linux下显示中文注释乱码怎么解决？	bluesky1945 2012-5-18	76709	zyffpga 2013-3-10 22:26
[解决] modelsim没法运行，谁能帮忙解决一下？？？？	飘零久矣 2013-3-10	32121	qiudanyi1 2013-3-10 21:53
[求助] 请教一个V5 PCIe核源代码的问题	preexistent 2013-3-10	02069	preexistent 2013-3-10 14:33
[讨论] 请教关于多通道DMA的问题，大家来看看	qb1781 2011-3-29	15103	hjnuo 2013-3-10 11:25
[求助] DC2008总是显示you do not have a license key	18606919348 2013-3-4	22245	18606919348 2013-3-9 22:55
[求助] 求教一个关于FPGA数码管显示问题，望大家多多帮忙，再次拜谢啦 ...2 3	Synopsys-IC 2013-2-28	247723	xgdliujie 2013-3-9 18:05
[求助] timequest出现不存在的时序路径	wgang0224 2013-3-9	21837	Timme 2013-3-9 15:52
[求助] always @ (a, b) 请问这里逗号和or有何不同？ ...2	cyberly 2012-9-11	1210038	缓慢 2013-3-9 12:46
[求助] 【有谁知道Xilinx spartan AN 系列FPGA报价】	zyj2012 2013-2-21	22055	cmos2345 2013-3-9 12:41
[求助] &与&&具体区别是什么啊	xuewuhen2015 2013-2-1	76707	vividbearylz 2013-3-9 11:37
[求助] ISE中XST综合工具优化了我的reg信息，怎么防止优化	wangbo19852008 2011-9-26	34890	云海孤鸿 2013-3-9 11:35
[求助] TimeQuest约束	whyyxn 2013-1-17	32625	云海孤鸿 2013-3-9 11:27

1 ... 536 537 538 539540541 542 543 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31028|排名: 9

快速发帖

浏览过的版块

站长推荐 /2