数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31355|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 536 537 538 539540541 542 543 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 用CPLD控制八段数码管的问题	guozheng 2013-5-8	13285	lordlion 2013-5-9 10:15
[求助] 关于linux版ise13.4如何进入xilinx的命令行的问题	yahooszh 2012-8-13	63410	lordlion 2013-5-9 10:02
[求助] 用modelsim se6.5仿真altera的crc核时遇到的问题，求解答	Malegby 2013-5-8	34021	lordlion 2013-5-9 10:00
[求助] 在windows server上安装quaturs	fengzhepianzhou 2013-5-9	22558	Lawee 2013-5-9 09:53
[求助] 脉冲计数器的verilog程序中一个输入信号无法起效	guozheng 2013-5-8	38494	guozheng 2013-5-9 09:44
[讨论] quartus ii9.1 全程编译一次得多长时间？	liumh 2010-7-15	54477	wuyuehang 2013-5-8 21:46
[求助] SOC中nandflash控制器该怎么仿真？ ...2	wangalong 2010-5-9	187800	深宅怨女 2013-5-8 21:09
[求助] ISE编译一个FPGA工程，place & route 这一步特别慢怎么办？ ...2	leonzyz 2012-6-26	118863	lordlion 2013-5-8 13:59
求助：急需CSD multiplier的资料或者设计实例	wqy1985 2009-6-2	12801	icdesigner_ee 2013-5-8 11:09
[求助] 工艺选择问题	sjun 2013-5-8	02329	sjun 2013-5-8 10:59
dc fpga还要wireload model吗	puffen 2004-10-21	23249	ray888888 2013-5-7 15:00
[解决] VCS 仿真自己停了，按【ctrl+c】后，出现Warning和Error信息，请高手分析原因！	wl1314 2013-5-7	02270	wl1314 2013-5-7 14:59
大家在用ise进行place and route 时是用floorplan加约束，还是自动进行呢	micronsun 2004-10-9	89782	changyun1209 2013-5-7 13:27
[原创] xilinx blockram读写宽度不同时地址信号怎么处理	kuailexiari 2013-5-6	210020	kuailexiari 2013-5-7 08:31
[求助] SP6系列，MicroBlaze内核，MailBox做核间通讯	520810 2013-5-6	02952	520810 2013-5-6 22:26
[求助] 关于LCD1602显示控制，怎么根据时序图写代码？	coolinzhong 2013-5-6	01893	coolinzhong 2013-5-6 22:19
[原创] 数字前端、数字后端方向选择问题求助 ...2 3	鲲鹏2012 2011-9-9	209892	四十一大盗 2013-5-6 18:55
[求助] 求助：饱和处理	vividbearylz 2013-5-6	23558	vividbearylz 2013-5-6 18:23
[求助] quartus调用fft失败	cjf19880525 2013-5-6	03637	cjf19880525 2013-5-6 16:39
[求助] 大学生作业串行检测器门级仿真波形出错	apple163995 2013-5-1	73605	shixjun 2013-5-6 15:20
[求助] HDL设计中的Partitioning a design问题！	HADIST 2013-5-5	11632	HADIST 2013-5-6 14:34
[求助] quartusii 12.1 已经跟器件库分离了？	anvy178 2013-5-4	35122	anvy178 2013-5-6 11:19
[原创] 关于IP core的调用问题	shuangs09 2013-5-6	02827	shuangs09 2013-5-6 11:07
[求助] 求助，恢复quartus compilation summary界面	guikun1202298 2013-5-6	02704	guikun1202298 2013-5-6 10:02
[求助] Data-Strobe模式的高速串行数据的接收	arccosx 2013-5-2	44284	arccosx 2013-5-6 00:28
[求助] 如何用FPGA捕捉低频脉冲信号	pontiff 2013-5-2	44966	pontiff 2013-5-5 22:28
[求助] 关于控制总线信号时序的HDL描述问题！	HADIST 2013-5-4	32236	HADIST 2013-5-5 15:20
[求助] 请问如何用原语写一个加法器（使用进位链）	zby199088 2013-5-5	02078	zby199088 2013-5-5 10:38
[求助] 请教一个Debussy混合编译问题	jamesning 2013-3-23	32390	jamesning 2013-5-4 21:23
[原创] 问：pdf creator 上传的文件全是0字节的，为啥？	不能说的秘密 2013-5-4	03164	不能说的秘密 2013-5-4 19:02
[求助] modelsim时序仿真ALTERA PLL输出高阻	whyyxn 2013-1-21	45840	kyle3385 2013-5-4 15:51
[求助] 美国硕士想在国内就业求各位指导！ ...2 3	zhuyuxiong 2013-4-10	2410125	kyle3385 2013-5-4 15:36
[求助] 求助熟悉system generator的大侠-gardner	pyu78 2012-3-12	22654	mmw119 2013-5-4 12:38
[求助] 一个关于例化FIFO中写满信号wrfull的问题	kskfrank 2013-3-5	33995	seu_lx 2013-5-4 09:19
[求助] QUARTUS 的布线问题	tigerdead 2013-4-25	53187	Lawee 2013-5-3 23:31

1 ... 536 537 538 539540541 542 543 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31355|排名: 5

快速发帖

浏览过的版块

站长推荐 /2