EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31220|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 536 537 538 539540541 542 543 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 希望结识做PCIE的朋友！	creese 2013-4-15	12357	Lawee 2013-4-15 21:26
[讨论] 请教如何设计时序逻辑电路实现这样的重复脉冲？	thefifaman 2013-4-15	02343	thefifaman 2013-4-15 16:46
[求助] designware怎么用啊？有教程吗？	yic2000 2013-4-15	22976	yic2000 2013-4-15 16:07
[求助] 求问使用quartus怎样生成nand flash仿真能用的测试phy	zidanemarks 2013-4-14	12213	zyzfgpzgh 2013-4-15 11:05
[求助] ddr2使用altera的IP，本地逻辑实现	ckzuan 2012-5-1	63431	houyisheri 2013-4-15 10:37
[求助] cycloneii的pll在modelsim仿真中总是没有输出信号是怎么回事啊？ ...2	HADIST 2013-4-10	109420	加油99 2013-4-15 10:22
[求助] Verilog寫ones counter	b10007133 2013-4-12	43328	henghengnana 2013-4-15 10:17
[求助] fpga 时钟100M以上输出时候变形问题	juhuapaul 2013-4-14	54991	McuPlayer2013 2013-4-14 22:12
[求助] 求解答Altera USB Blaster	longsimon 2010-10-21	83657	awei1206 2013-4-14 14:41
[求助] 怎样实现当每来一个上升沿数据延时一位输出？	yoiky 2013-4-12	32498	zhaichunhua168 2013-4-13 22:46
[求助] ibrary verilog; use verilog.vl_types.all，怎么没有见过.	frankjintao 2013-4-11	22874	frankjintao 2013-4-13 22:08
[求助] 有关并行时钟数据恢复电路(CDR)	yoiky 2013-4-13	02130	yoiky 2013-4-13 17:08
[讨论] 求助：低通滤波器的FPGA设计	liuwanghao 2013-4-13	02116	liuwanghao 2013-4-13 16:14
[讨论] FPGA设计时钟考虑	zhaichunhua168 2013-4-11	32618	lordlion 2013-4-13 11:07
[求助] 求助，用dw8051这个单片机软核进行逻辑仿真出现的错误	supermustang 2012-5-29	34600	lordlion 2013-4-13 10:56
[求助] 关于镁光FLASH操作	HADIST 2013-4-4	11920	HADIST 2013-4-13 10:14
[求助] 赛灵思烧写器	落日余晖 2013-4-10	13542	落日余晖 2013-4-13 10:05
[求助] 刚学verilog的小白求大神们帮翻译一段代码（从c到verilog）	sh221 2013-4-12	22661	poiu_elab 2013-4-13 09:41
[求助] 我在quartus中调用modelsim-ae仿真，只能看到testbench的顶层模块的信号	cC追Cc 2013-4-9	32892	Lawee 2013-4-12 23:27
[招聘] 微电子实习研究生招聘启事（清华大学深圳研究生院）	pumamy 2012-6-8	43255	pfw3001 2013-4-12 16:52
[讨论] 求FPGA精确3位小数点的任意分频程序方法	gxb2525775 2013-4-12	02198	gxb2525775 2013-4-12 15:34
[讨论] 两路并行数据恢复电路的研究	yoiky 2013-4-12	02000	yoiky 2013-4-12 15:24
synplify工具使用指南.pdf ...2 3	dudu 2009-11-22	226424	goalyoung 2013-4-12 11:36
[求助] verilog实例化出问题	guozheng 2013-4-9	62969	feitianzhilu287 2013-4-12 11:34
[求助] 小白问个关于FPGA应用的问题	xmffsf 2013-4-10	32398	lwukang 2013-4-11 23:18
入门手册:深入了解逻辑分析仪(tek) ...2 3 4 5 6	sy_sharc2003 2009-10-28	5615176	tjzjj1987 2013-4-11 22:37
[求助] Xilinx Vertex6 XC6VLX240T有带施密特触发的IO口吗	chenfengrugao 2013-4-11	02209	chenfengrugao 2013-4-11 20:44
[求助] 关于fpga的时序约束 ...2	南盗 2012-9-24	125575	Lawee 2013-4-11 20:12
[其它] 出售一块DE2-115	zhpg009 2013-4-11	12826	duan_dzj 2013-4-11 17:45
[求助] DSP Development Kit, Stratix III Edition	zht24kobe 2013-4-11	11833	duan_dzj 2013-4-11 17:41
[求助] 各位大神希望得到你们的帮助	7a8b905 2013-4-11	03206	7a8b905 2013-4-11 16:18
[求助] 谁能提供下空间过采样的CDR原理？	yoiky 2013-4-11	02078	yoiky 2013-4-11 16:11
[求助] 如何编写25AA256系列EEPROM的verilog控制程序（spi接口）。。。	最后的和弦 2013-4-11	03068	最后的和弦 2013-4-11 15:19
[其它] 出售一块DE2-115	zhpg009 2013-4-11	02035	zhpg009 2013-4-11 15:11
[求助] 本人新手初用ISE 求VCCAUX设置	tjy389945230 2013-4-11	01667	tjy389945230 2013-4-11 10:46

1 ... 536 537 538 539540541 542 543 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31220|排名: 5

快速发帖

站长推荐 /2