手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
两个10bit有符号数a[9:0]和b[9:0]相加,要求做饱和处理,取结果的低8位c[7:0]。用Verilog/VHDL描述
这里的饱和处理是什么意思啊?
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-2-23 14:38 , Processed in 0.016298 second(s), 8 queries , Gzip On, Redis On.