ISE编译一个FPGA工程，place & route 这一步特别慢怎么办？

leonzyz · 发表于 2012-6-26 10:09:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

RT
最近某FPGA工程，编译的时候，在place & route这一步总是花费相当长的时间，一个spartan3a的芯片，花了6个多小时才结束。。。
我猜是写的代码风格有问题，但是不知道如何定位这一问题到底源自哪里？有哪位高人能指点一下啊？
能否从ise给出的各种报告中看出问题来？请有经验的人指教一下啊～
谢谢啦

everhappy · 发表于 2012-6-26 10:20:59

跟代码风格没关系
电脑慢了吧，或者占用芯片资源过多，或者时序约束太紧

最后的和弦 · 发表于 2013-1-11 09:31:23

换电脑。。。

zhangrenzhe001 · 发表于 2013-4-16 18:16:55

是什么原因？我也碰到这样的问题

changhcl · 发表于 2013-4-16 19:32:01

这个未必是电脑的原因，我们电脑都是接近顶配了，但是在做布局布线的时候会出现慢的情况，特别是之前的综合mapping这一步，有的时候需要很多时间，原因肯能是blkram的问题，那么布线时候的问题，还是需要在ucf加入走线的约束吧对特殊信号

genus001 · 发表于 2013-4-16 22:02:11

ISE软件算法问题。

tiangua · 发表于 2013-4-16 22:31:04

慢是正常的，如果不放心，可以把综合后的网表调出来看看。还有资源情况，资源分布，看看跟预计的有没有差异，差异太大的话就找原因吧。

caohua1986517 · 发表于 2013-4-18 18:05:55

看一看！

418478935 · 发表于 2013-4-18 23:03:28

我个人感觉呀
ISE比Q II 慢很多

changyun1209 · 发表于 2013-5-7 11:44:23

遇到了同样的问题，前面的运行时间还可以，资源占用量在50%左右（reg和blkram），但是在Place & Route的时候特别慢。

账号		自动登录	找回密码
密码			注册

[求助] ISE编译一个FPGA工程，place & route 这一步特别慢怎么办？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2