Data-Strobe模式的高速串行数据的接收

arccosx

我现在在做一个高速串行数据的接收，从外部发送过来的数据有两个信号：Data和Strobe信号，其中Data就是串行数据，Strobe是指示信号（是一个时钟信号，频率为数据速率的一半），总之，两者的关系与DDR SDRAM的DQS和数据的关系非常类似，但Strobe不同于DDR SDRAM中的DQS之处是，Strobe是一个常有的信号。

现在的问题是，项目组的项目经理认为，经过线缆传输之后，Data和Strobe信号会产生相位差，因此在将数据串并转之前，换需要一个类似时钟恢复的过程，他用的方法是用一个3倍于数据速率的本地时钟来对Strobe信号进行采样，如果连续采到2个'1'或者2个'0'就表示此时接近Strobe信号的某个位元的中间部分，是最佳采样点，这时就将Data信号进行锁存。但我认为他这样操作的前提是默认Data和Strobe是对齐的，这样才能保证每个Strobe位元的中间点也是Data的最佳采样点，但如果这个前提成立，那就没必要进行这个操作了，直接用DDR SDRAM的方式，用Strobe信号的双沿来锁存数据即可。

而且这个数据的协议有个问题我也不大明白，这个协议规定的数据流本身是有帧头的，也就是一个固定的字，只要找到这个字就表示找到帧头了，类似于通信协议中的E1的方式，但是E1传输过程中不不带单独的时钟信号的，接收端是根据串行的数据流来进行时钟的恢复。而且这个Strobe信号是常有的，也不能起到指示有效数据的作用，因此在我看来，产生这个Strobe信号似乎有点多余。不知道各位怎么看？

教父

你后面的认为 我认为是对的，像一般的高速串行数据USB3  PCIE的传输一般就是发送数据，不发送高速时钟到接收端的，接收端一般是采用的多项或高或低的本地时钟来这恢复数据信号，这个Strobe时钟信号拿来是没有多少用处的， 按照你上司的方法，用3倍与速率的本地时钟是可以准确的采样的Data的，这样Strobe信号对于你接收Data是完全没有帮助的，当然这个也不好说 具体问题具体分析哈 既然人家送给你这个时钟也是有所考虑的

Iaybf

这是一个多高的数据频率？高速串行一般都传输不归零编码数据，通过数据恢复时钟。
有这个stobe信号，我猜测你的数据线传输的是没经过编码的数据
那stobe和data传输后有相位差，那么就应该用帧头上的字符来较准，相位差

arccosx

回复 3# Iaybf


    在50Mbps到100Mbps之间，没有经过任何的编码，只是到FPGA管脚输出之前由单端转为差分信号传输。

arccosx

回复 3# Iaybf


    我主要是觉得strobe信号多余了，看不出有什么存在的必要。