大家在用ise进行place and route 时是用floorplan加约束，还是自动进行呢

micronsun · 发表于 2004-10-9 11:48:17

您需要登录才可以下载或查看，没有账号？注册

×

xilinx的管脚锁定挺麻烦的啊
大家作电路时是不是先搞定fpga的设计，锁定管脚以后才开始其他电路的布局啊？
以前只是用软件模拟，现在画板子了，请大家多多帮忙啊！

一声叹息 · 发表于 2004-10-9 12:26:48

我们一般是印制板与FPGA同时进行，管脚锁定在FPGA详细设计前完成，一般由板级工程师根据完成，当然芯片工程师需要提出需要特别处理的管脚。
Xilinx的管脚锁定并不麻烦呀，编辑UCF就可以了。

micronsun · 发表于 2004-10-9 17:11:26

怎样编辑呢，不好意思，我是新手，以前只用过altera的器件
ucf在floorplanner中能编辑吗

jiayu · 发表于 2004-10-9 17:40:51

User Constraints--Assign Package Pins--
打开后，选择I/O pins,直接将list下的端口拖至右边封装的相应管脚上即可

一声叹息 · 发表于 2004-10-9 22:01:56

直接用文本编辑器编辑： NET "pin_name" LOC = "LOCATION";

bravelu · 发表于 2004-10-9 23:01:48

据说xilinx的pace工具对于锁定管脚很方便，可以用鼠标拖的，不过我现在也是用的叹息同样方法。：）

一声叹息 · 发表于 2004-10-10 08:59:35

如果是用鼠标拖动的话，其实也可以采用Amplify，非常方便。只是对我来说，很少有这种需求，

bravelu · 发表于 2004-10-10 09:28:21

Amplify不是贵吗，呵呵，用鼠标拖的一个好处就是很容易知道管脚所在的bank以及物理位置，有时候还是有用的。

changyun1209 · 发表于 2013-5-7 13:27:15

添加ucf文件

账号		自动登录	找回密码
密码			注册

站长推荐 /1