在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[讨论] 想学FPGA的 High-level Synthesis (HLS) 技术求指导 glk47 2013-4-1 13833 shubh_ic 2013-4-4 23:57
[求助] ............. rookie_fpga 2013-4-4 02428 rookie_fpga 2013-4-4 23:57
[求助] 关于CIC滤波器幅频响应求帮助 djlfxl 2013-4-4 02690 djlfxl 2013-4-4 19:17
[求助] 请问各位大牛,xilinx fpga中的IDDR_2CLK 中的两个时钟有什么用? dddk 2013-4-2 26872 dddk 2013-4-3 19:46
[资料] 连接Vivado和Matlab的全自动化操作 yaoguaiws 2013-3-30 12523 duan_dzj 2013-4-3 17:53
请教有人会用simplescalar的多核模拟么? sylkyo 2008-6-6 43287 zheng070608138 2013-4-3 15:33
[讨论] 请问怎么在DC下例化并综合IP核 FPGAASICII 2012-5-28 52604 macray0 2013-4-3 14:59
[讨论] 请问一个关于FPGA实验的kermit的问题 ttxs2009 2013-4-3 01935 ttxs2009 2013-4-3 13:19
[求助] 做forma的时候的一个奇怪的问题 Gary.wang 2013-4-3 01995 Gary.wang 2013-4-3 11:31
[求助] 安装quartus II 遇到这个问题怎么办 黄志芳 2013-4-3 01928 黄志芳 2013-4-3 09:46
[求助] 一个verilog题目 chndemo 2013-3-30 32458 weikexixi 2013-4-3 08:58
[求助] 在哪找synopsys tmsc 的库 matrx 2013-3-27 93226 hbyu 2013-4-2 22:36
[求助] 求助:modelsim 仿真时加波形信号之前出现 #symInitialize后面是乱码 lymmsb 2013-3-28 53219 hbyu 2013-4-2 22:32
[求助] 你們也用C 來輔助verilog撰寫嗎? jack6769 2013-3-30 610696 hbyu 2013-4-2 22:30
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同 flyingsheep 2013-4-1 211261 hbyu 2013-4-2 22:24
[求助] vhdl coding style 574920045 2013-3-29 42713 HADIST 2013-4-2 17:10
[求助] 设计等精度频率计 wangminhua2 2013-4-2 02805 wangminhua2 2013-4-2 15:46
[活动] 【Zynq征文】如何为zynq-7000创建BOOT.bin文件 精华1 gaochy1126 2013-2-25 15920 070411209 2013-4-2 11:28
[求助] 请教FPGA 动态可重构 & 图像处理 amabag 2011-10-20 53190 glk47 2013-4-1 13:30
[求助] 在线等,一个简单使用sdram的工程,就是控制几个led的工程,大家帮我看看错在那里! - [已解决] xxzjwcrw 2011-5-24 54715 ice066968 2013-4-1 13:02
[求助] FPGA中实现vga控制器问题。 xydarcher 2013-3-28 22518 xydarcher 2013-4-1 10:42
[求助] ACTEL fpga routing detail 在哪里查看 huhudebin 2013-4-1 01393 huhudebin 2013-4-1 09:40
[求助] 求教:memory compiler能否产生读优先形式的双口RAM?? 阎发发是学霸 2013-3-31 12823 my2817 2013-3-31 19:47
[求助] processor is stalled at memery access matrx 2013-3-31 01804 matrx 2013-3-31 16:28
[求助] 請問,在verilog中,不常見的冒號(已解決) jack6769 2013-3-26 65373 jack6769 2013-3-30 16:47
[讨论] RF接收如何对两路信号同时处理 yoiky 2013-3-30 02153 yoiky 2013-3-30 16:33
[讨论] RF接收如何对两路信号同时处理 yoiky 2013-3-30 02082 yoiky 2013-3-30 16:33
[求助] 如何把两路用位同步时钟提取到信号合并后实时发送 yoiky 2013-3-30 23200 yoiky 2013-3-30 14:35
[求助] vhdl testbench 574920045 2013-3-30 01952 574920045 2013-3-30 11:57
[求助] FPGA综合的时候关于PLL报错不会解决,求大手指点!? anmomo 2013-3-29 57652 networkqiu 2013-3-30 11:12
[求助] 逻辑电平检测电路 zhanglinlin0514 2013-3-26 64102 networkqiu 2013-3-30 11:03
[求助] cadence 无运放 怎么办 djsly4321 2013-3-29 11412 djsly4321 2013-3-30 08:36
[活动] zynq奖品展示-spartan6lx16奖品展示 gaochy1126 2013-3-22 34054 yuxhuitx 2013-3-29 22:22
[求助] 求quartus12.1sp1在Linux系统下的破解方法(64bit) goalyoung 2013-3-27 12462 ericfh 2013-3-28 16:40
[调查] 我想设计一个IC,专用于FPGA加密,大家觉得怎么样? fzfh1219 2013-3-27 63359 demonsolar 2013-3-28 11:56
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-3 05:22 , Processed in 0.061635 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块