VHDL状态机大讨论！！！！

HADIST · 发表于 2013-4-11 22:44:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

鄙人最近在学习VHDL的状态机。看得有点晕乎了。VHDL的状态机分为单进程，双进程和三进程状态机。请问他们之间各自有什么优缺点吗？还有就是三进程的状态机中又分为：下一个状态函数进程，状态寄存器进程，输出函数进程；有必要这样区分吗？这样分有什么优点呢？还有就是各个进程的敏感信号；我都选择为时钟信号不是更好理解吗？

HADIST · 发表于 2013-4-13 10:11:20

没人鸟我哇！！

自己先顶了。。。。

chestert · 发表于 2013-4-13 14:26:25

BD。。。。。

HADIST · 发表于 2013-4-13 14:56:40

回复 3# chestert

？？？？？？？？？？？？？？？？？？

574920045 · 发表于 2013-4-13 16:17:06

回复 4# HADIST

他是在说你笨蛋吗？？？

574920045 · 发表于 2013-4-13 16:20:53

回复 1# HADIST

这就要多看多理解了!敏感信号都用时钟信号的话，那组合逻辑怎么实现，不都是时序逻辑了！

liuwanghao · 发表于 2013-4-13 16:37:54

不同的设计规范吧，主要还是方便理解你的代码。
华为海思的代码规范是三段式，韩国三星电子FPGA部门是两段式，有些美国人的代码是一段式。
是我的理解吧，有不对的，大家讨论吧

HADIST · 发表于 2013-4-13 19:33:17

回复 6# 574920045

恩，明白你的意思。

HADIST · 发表于 2013-4-13 19:34:34

回复 7# liuwanghao

了解了。。。。

HADIST · 发表于 2013-4-21 11:45:03

现在按照状态机的电路模型来看，我觉得还是三段式最好啊！和状态机电路联系大一些

[求助] VHDL状态机大讨论！！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1